74F543八路寄存收发器
1988年4月
修订后的2000年10月
74F543
八路寄存收发器
概述
在F543八进制收发包含两组D型
锁存器,用于使在数据的临时存储任
方向。独立的锁存使能和输出使能输入
提供给每个寄存器以允许独立CON-
输入和输出的数据的任一方向的控制
流动。在A输出保证吸收而24毫安
B输出的额定64 mA的电流。
特点
s
8位8通道收发器
s
背到背寄存器存储
s
每个方向的数据溢流单独控制
s
A输出下沉24毫安
s
B输出下沉64毫安
订购代码:
订单号
74F543SC
74F543MSA
74F543PC
74F543SPC
包装数
M24B
MSA24
N24A
N24C
包装说明
24引脚小外形集成电路( SOIC ) , JEDEC MS- 013 ,宽0.300
24引脚紧缩小型封装( SSOP ) , EIAJ TYPE II , 5.3毫米宽
24引脚塑料双列直插式封装( PDIP ) , JEDEC MS- 011 ,宽0.600
24引脚塑料双列直插式封装( PDIP ) , JEDEC MS- 001 ,宽0.300
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
逻辑符号
接线图
IEEE / IEC
2000仙童半导体公司
DS009554
www.fairchildsemi.com
74F543
单位装载/扇出
U.L.
引脚名称
OEAB
OEBA
CEAB
CEBA
LEAB
LEBA
A
0
–A
7
描述
HIGH / LOW
A到B输出使能输入(低电平有效)
B对A输出使能输入(低电平有效)
A到B使能输入(低电平有效)
B对A使能输入(低电平有效)
A到B锁存使能输入(低电平有效)
B对A锁存使能输入(低电平有效)
A到B的数据输入或
B对A 3态输出
B
0
–B
7
B对A数据输入或
A到B 3态输出
1.0/1.0
1.0/1.0
1.0/2.0
1.0/2.0
1.0/1.0
1.0/1.0
3.5/1.083
150/40 (33.8)
3.5/1.083
600/106.6 (80)
输入I
IH
/I
IL
输出I
OH
/I
OL
20
A/
0.6毫安
20
A/
0.6毫安
20
A/
1.2毫安
20
A/
1.2毫安
20
A/
0.6毫安
20
A/
0.6毫安
70
A/
650
A
3毫安/ 24毫安(20 mA)的
70
A/
650
A
12毫安/ 64毫安(48 mA)的
功能说明
在F543包含两组八D型锁存器,具有
分开的输入和输出控制的每一组。对于数据
从A流向B,例如A到B启用( CEAB )
输入必须为低电平,以便从一个输入数据
0
–A
7
or
采取从B数据
0
–B
7
,如在数据I表示/ O控制
表。随着CEAB低,对A到B锁存低电平信号
启用( LEAB )输入使得A到B锁存透明;
在LEAB信号的后续低到高的转变
提出了A锁存器中的存储模式和产出不
与A输入再更改。随着CEAB和OEAB
都为低时,三态B输出缓冲器是有效的,并
反映该数据现在在A锁存器的输出。 CON-
从B到A的控制数据流的相似,但使用CEBA ,
LEBA和OEBA投入。
数据I / O控制表
输入
CEAB
H
X
L
X
L
LEAB
X
H
L
X
X
OEAB
X
X
X
H
L
LATCH
状态
LATCHED
LATCHED
透明
—
—
产量
缓冲器
高Z
—
—
高Z
主动
H
=
高电压电平
L
=
低电压电平
X
=
非物质
如图A到B的数据流; B对甲流的控制是一样的,只是使用
CEBA , LEBA和OEBA
逻辑图
请注意,该图仅用于逻辑操作的理解提供的,不应该被用来估计的传播延迟。
www.fairchildsemi.com
2
74F543
物理尺寸
英寸(毫米),除非另有说明
24引脚小外形集成电路( SOIC ) , JEDEC MS- 013 ,宽0.300
包装数M24B
24引脚紧缩小型封装( SSOP ) , EIAJ TYPE II , 5.3毫米宽
包装数量MSA24
5
www.fairchildsemi.com