54F 74F540
与三态输出54F 74F541八路缓冲线路驱动器
1995年5月
54F 74F540
54F 74F541
与三态输出的八路缓冲器线路驱动器
概述
的“ F540和' F541在功能上的” F240相似和
分别' F244所不同的是输入和输出是
在封装的相对两侧(见连接图
克)这个引脚排列布局使得这些器件上课 -
作为输出端口,用于微处理器允许pecially有用
简化布局和更大的电路板密度
特点
Y
Y
三态输出驱动公交线路
输入和输出相对包边使
更简单的接口微处理器
广告
74F540PC
军事
包
数
N20A
包装说明
20引脚( 0 300广角)模压双列直插式
20引脚陶瓷双列直插式
20引脚( 0 300广角)模压小外形JEDEC
20引脚( 0 300广角)模压小外形EIAJ
20引脚Cerpack
20引脚陶瓷无引线芯片载体C型
20引脚( 0 300广角)模压双列直插式
20引脚陶瓷双列直插式
20引脚( 0 300广角)模压小外形JEDEC
20引脚( 0 300广角)模压小外形EIAJ
20引脚Cerpack
20引脚陶瓷无引线芯片载体C型
54F540DM (注2)
74F540SC (注1 )
74F540SJ (注1 )
54F540FM (注2)
54F540LM (注2)
74F541PC
54F541DM (注2)
74F541SC (注1 )
74F541SJ (注1 )
54F541FM (注2)
54F541LM (注2)
J20A
M20B
M20D
W20A
E20A
N20A
J20A
M20B
M20D
W20A
E20A
注1
也可在13盘使用后缀设备
e
SCX和SJX
注2
军用级设备与环境和老化处理中使用的后缀
e
DMQB FMQB和LMQB
连接图
引脚分配
DIP SOIC和Flatpak
’F540
引脚分配
对于LCC
TL F 9553 - 2
TL F 9553 - 1
TRI- STATE是美国国家半导体公司的注册商标。
C
1995年全国半导体公司
TL F 9553
RRD - B30M75印制在U S A
DC电气特性
符号
I
CCH
I
CCL
I
CCZ
I
CCH
I
CCL
I
CCZ
参数
(续)
54F 74F
民
典型值
11
53
31
26
55
31
最大
20
75
45
35
75
55
mA
mA
mA
mA
mA
mA
最大
最大
最大
最大
最大
最大
V
O
e
高
V
O
e
低
V
O
e
高Z
V
O
e
高
V
O
e
低
V
O
e
高Z
单位
V
CC
条件
电源电流(' F540 )
电源电流(' F540 )
电源电流(' F540 )
电源电流(' F541 )
电源电流(' F541 )
电源电流(' F541 )
AC电气特性
74F
符号
参数
民
t
PLH
t
PHL
t
PZH
t
PZL
t
PHZ
t
PLZ
t
PLH
t
PHL
t
PZH
t
PZL
t
PHZ
t
PLZ
传播延迟
数据输出( F540 )
输出使能时间(' F540 )
输出禁止时间(' F540 )
传播延迟
数据输出( F541 )
输出使能时间(' F541 )
输出禁止时间(' F541 )
15
10
25
35
15
10
15
15
30
35
15
15
T
A
E A
25 C
V
CC
E A
5 0V
C
L
e
50 pF的
典型值
30
20
49
58
34
25
33
27
58
61
34
29
最大
50
40
80
10 0
60
55
55
55
80
85
60
55
54F
T
A
V
CC
e
米尔
C
L
e
50 pF的
民
10
10
25
35
15
10
最大
60
45
90
11 0
70
75
74F
T
A
V
CC
e
COM
C
L
e
50 pF的
民
10
10
25
35
15
10
15
15
25
30
15
15
最大
55
40
85
10 5
65
60
60
60
95
95
65
60
ns
ns
单位
ns
ns
订购信息
设备号被用于形成一个简化采购的代码,其中所述包类型和温度范围内是部分
定义如下
74F
温度范围:家庭
74F
e
广告
54F
e
军事
设备类型
封装代码
P
e
塑料DIP
D
e
陶瓷DIP
F
e
Flatpak
L
e
无引线芯片载体( LCC )
S
e
小外形封装SOIC JEDEC
SJ
e
小外形EIAJ SOIC
540 541
S
C
X
特殊变化
QB
e
军工级器件
环境和老化
处理
X
e
设备运13卷
温度范围
C
e
商用( 0℃至
a
70 C)
M
e
军事(
b
55 ℃
a
125 C)
4
74F540 74F541八路缓冲器/ 3态输出线路驱动器
1988年4月
修订后的1999年8月
74F540 74F541
八路缓冲器/ 3态输出线路驱动器
概述
的74F540和74F541在功能上的相似
74F240和74F244分别,所不同的是输入
和输出是在封装的相对两侧(见
连接图) 。这引出线安排使得
这些装置作为输出端口,用于微特别有用
处理器,允许简化布局和更大的PC板
密度。
特点
s
三态输出驱动公交线路
s
输入和输出相对包边,使得
更简单的接口微处理器
订购代码:
订单号
74F540SC
74F540SJ
74F540PC
74F541SC
74F541SJ
74F541PC
包装数
M20B
M20D
N20A
M20B
M20D
N20A
包装说明
20引脚小外形集成电路( SOIC ) , JEDEC MS- 013 ,宽0.300
20引脚小外形封装( SOP ) , EIAJ TYPE II , 5.3毫米宽
20引脚塑料双列直插式封装( PDIP ) , JEDEC MS- 001 ,宽0.300
20引脚小外形集成电路( SOIC ) , JEDEC MS- 013 ,宽0.300
20引脚小外形封装( SOP ) , EIAJ TYPE II , 5.3毫米宽
20引脚塑料双列直插式封装( PDIP ) , JEDEC MS- 001 ,宽0.300
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
逻辑符号
IEEE / IEC
74F540
连接图
74F540
IEEE / IEC
74F541
74F541
1999仙童半导体公司
DS009553
www.fairchildsemi.com
74F540 74F541
物理尺寸
英寸(毫米),除非另有说明
20引脚小外形集成电路( SOIC ) , JEDEC MS- 013 ,宽0.300
包装数M20B
20引脚小外形封装( SOP ) , EIAJ TYPE II , 5.3毫米宽
包装数量M20D
5
www.fairchildsemi.com
74F540 74F541八路缓冲器/ 3态输出线路驱动器
1988年4月
修订后的2000年10月
74F540 74F541
八路缓冲器/ 3态输出线路驱动器
概述
的74F540和74F541在功能上的相似
74F240和74F244分别,所不同的是输入
和输出是在封装的相对两侧(见
连接图) 。这引出线安排使得
这些装置作为输出端口,用于微特别有用
处理器,允许简化布局和更大的PC板
密度。
特点
s
三态输出驱动公交线路
s
输入和输出相对包边,使得
更简单的接口微处理器
订购代码:
订单号
74F540SC
74F540SJ
74F540PC
74F541SC
74F541SJ
74F541PC
包装数
M20B
M20D
N20A
M20B
M20D
N20A
包装说明
20引脚小外形集成电路( SOIC ) , JEDEC MS- 013 ,宽0.300
20引脚小外形封装( SOP ) , EIAJ TYPE II , 5.3毫米宽
20引脚塑料双列直插式封装( PDIP ) , JEDEC MS- 001 ,宽0.300
20引脚小外形集成电路( SOIC ) , JEDEC MS- 013 ,宽0.300
20引脚小外形封装( SOP ) , EIAJ TYPE II , 5.3毫米宽
20引脚塑料双列直插式封装( PDIP ) , JEDEC MS- 001 ,宽0.300
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
逻辑符号
IEEE / IEC
74F540
连接图
74F540
IEEE / IEC
74F541
74F541
2000仙童半导体公司
DS009553
www.fairchildsemi.com
74F540 74F541
物理尺寸
英寸(毫米),除非另有说明
20引脚小外形集成电路( SOIC ) , JEDEC MS- 013 ,宽0.300
包装数M20B
5
www.fairchildsemi.com