1 -8 74F538解码器与3态输出
1988年4月
修订后的1999年8月
74F538
1 - 8的解码器与3态输出
概述
该74F538解码器/多路分解器接受三个地址
(A
0
–A
2
)输入信号,并且对它们进行解码以选择一个
8互斥输出。一个极性控制输入( P)
决定是否输出为低电平有效或有效
HIGH 。高信号在任一低电平有效输出的
启用( OE )输入强制所有输出为高阻抗
ANCE状态。两个活动的高两低有效输入
使得可轻松扩展至decod- 1 - 32
荷兰国际集团与四个包,或用于数据多路分离到1- - 8
1 -的-16的目的地或。
特点
s
输出极性控制
s
数据解复用功能
s
多个启用的扩展
s
三态输出
订购代码:
订单号
74F538SC
74F538SJ
74F538PC
包装数
M20B
M20D
N20A
包装说明
20引脚小外形集成电路( SOIC ) , JEDEC MS- 013 ,宽0.300
20引脚小外形封装( SOP ) , EIAJ TYPE II , 5.3毫米宽
20引脚塑料双列直插式封装( PDIP ) , JEDEC MS- 001 ,宽0.300
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
逻辑符号
接线图
IEEE / IEC
1999仙童半导体公司
DS009551
www.fairchildsemi.com
74F538
逻辑图
请注意,该图仅用于逻辑操作的理解提供的,不应该被用来估计的传播延迟。
3
www.fairchildsemi.com
1 -8 74F538解码器与3态输出
1988年4月
修订后的2004年1月
74F538
1 - 8的解码器与3态输出
概述
该74F538解码器/多路分解器接受三个地址
(A
0
–A
2
)输入信号,并且对它们进行解码以选择一个
8互斥输出。一个极性控制输入( P)
决定是否输出为低电平有效或有效
HIGH 。高信号在任一低电平有效输出的
启用( OE )输入强制所有输出为高阻抗
ANCE状态。两个活动的高两低有效输入
使得可轻松扩展至decod- 1 - 32
荷兰国际集团与四个包,或用于数据多路分离到1- - 8
1 -的-16的目的地或。
特点
s
输出极性控制
s
数据解复用功能
s
多个启用的扩展
s
三态输出
订购代码:
订单号
74F538SC
74F538PC
包装数
M20B
N20A
包装说明
20引脚小外形集成电路( SOIC ) , JEDEC MS- 013 , 0.300"宽
20引脚塑料双列直插式封装( PDIP ) , JEDEC MS- 001 , 0.300"宽
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
逻辑符号
接线图
IEEE / IEC
2004仙童半导体公司
DS009551
www.fairchildsemi.com
74F538
逻辑图
请注意,该图仅用于逻辑操作的理解提供的,不应该被用来估计的传播延迟。
3
www.fairchildsemi.com