54F 74F533八路透明锁存器具有三态输出
1995年5月
54F 74F533
八路透明锁存器具有三态输出
概述
在' F533由八个锁存器与三态输出
对于总线组织系统应用的触发器出现
透明的，当锁存使能数据（ LE ）为高电平
当LE为低电平，满足了安装时间的数据
锁存的数据出现在总线上，当输出使能
（OE）为LOW当OE为高电平的总线输出是在高
阻抗状态的“ F533是一样的” F373 EX-
概念，即输出翻转
特点
Y
Y
Y
Y
八个锁存器在一个封装
三态输出的总线接口
在“ F373倒版本
保证最低4000V的ESD保护
广告
74F533PC
军事
包
数
N20A
包装说明
20引脚（ 0 300广角）模压双列直插式
20引脚陶瓷双列直插式
20引脚（ 0 300广角）模压小外形JEDEC
20引脚（ 0 300广角）模压小外形EIAJ
20引脚Cerpack
20引脚陶瓷无引线芯片载体C型
54F533DM （注2）
74F533SC （注1 ）
74F533SJ （注1 ）
54F533FM （注2）
54F533LM （注2）
J20A
M20B
M20D
W20A
E20A
注1
也可在13盘使用后缀设备
e
SCX和SJX
注2
军用级设备与环境和老化处理中使用的后缀
e
DMQB FMQB和LMQB
逻辑符号
IEEE IEC
连接图
引脚分配
对于DIP SOIC和Flatpak
引脚分配
对于LCC
TL F 9548 - 3
TL F 9548-4
TL F 9548 - 2
TL F 9548-1
TRI- STATE是美国国家半导体公司的注册商标。
C
1995年全国半导体公司
TL F 9548
RRD - B30M75印制在U S A
单位荷载扇出
54F 74F
引脚名称
描述
UL
高低
10 10
10 10
10 10
150 40 (33 3)
输入I
IH
I
IL
输出I
OH
I
OL
20
mA
b
0 6毫安
20
mA
b
0 6毫安
20
mA
b
0 6毫安
b
3毫安24毫安（20 mA）的
D
0
–D
7
LE
OE
O
0
–O
7
数据输入
锁存使能输入（高电平有效）
输出使能输入（低电平有效）
补充三态输出
功能表
输入
产量
D
H
L
X
X
O
L
H
O
0
Z
LE
H
H
L
X
OE
L
L
L
H
H
e
高电压电平
L
e
低电压电平
X
e
非物质
功能说明
在' F533包含八个D型锁存与TRI -STATE
输出缓冲器当锁存使能（ LE ）输入为高电平
在D个数据
n
输入端进入锁存器在此状态下
锁存器是透明的国际能源署（IEA）锁存器输出将改变
说明它的每一个D输入转换时间当LE为低电平时，
锁存器存储存在的D输入信息
提出的高到低的跳变之前的准备时间
LE的该三态缓冲器由所述输出控制
启用（ OE ）输入当OE是低电平的缓冲区中
双态模式当OE为高电平时的缓冲区中高
阻抗模式，但这并不与进入干涉
新的数据进入锁存器
逻辑图
TL F 9548 - 5
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟
2
AC电气特性
74F
符号
参数
民
t
PLH
t
PHL
t
PLH
t
PHL
t
PZH
t
PZL
t
PHZ
t
PLZ
传播延迟
D
n
与O
n
传播延迟
LE与O
n
输出使能时间
输出禁止时间
40
25
50
30
20
20
15
15
T
A
E A
25 C
V
CC
E A
5 0V
C
L
e
50 pF的
典型值
67
44
71
47
59
56
34
27
最大
90
70
11 0
70
10 0
75
65
55
54F
T
A
V
CC
e
米尔
C
L
e
50 pF的
民
40
25
50
30
20
20
15
15
最大
12 0
90
14 0
90
12 5
10 5
85
75
74F
T
A
V
CC
e
COM
C
L
e
50 pF的
民
40
25
50
30
20
20
15
15
最大
10 0
80
13 0
80
11 0
85
70
65
ns
ns
ns
ns
单位
AC操作要求
74F
符号
参数
T
A
E A
25 C
V
CC
E A
5 0V
民
t
s
(H)
t
s
(L)
t
h
(H)
t
h
(L)
t
w
(H)
建立时间高或低
D
n
以LE
保持时间高或低
D
n
以LE
LE脉冲宽高
20
20
30
30
60
最大
54F
T
A
V
CC
e
米尔
民
20
20
30
30
60
最大
74F
T
A
V
CC
e
COM
民
20
20
30
30
60
最大
ns
ns
ns
单位
订购信息
设备号被用于形成一个简化采购的代码，其中一个包类型和温度范围内是部分
定义如下
74F
温度范围：家庭
74F
e
广告
54F
e
军事
设备类型
封装代码
P
e
塑料DIP
D
e
陶瓷DIP
F
e
Flatpak
L
e
无引线芯片载体（ LCC ）
S
e
小外形封装SOIC JEDEC
SJ
e
小外形EIAJ SOIC
533
S
C
X
特殊变化
X
e
设备出货量在13卷轴
QB
e
军工级器件
环境和老化
处理运管
温度范围
C
e
商用（ 0℃至
a
70 C)
M
e
军事（
b
55 ℃
a
125 C)
4
飞利浦半导体
产品speci fi cation
锁存器/触发器
74F533八路透明锁存器，反相（三态）
74F534八路D触发器，反相（三态）
特点
74F533,*
74F534
8位的正边沿触发的寄存器 - 74F534
三态反相输出缓冲器
常见的三态输出寄存器
独立的寄存器和三态缓冲器操作
描述
该74F533是一个八进制透明锁存器耦合到八三态
输出缓冲器。该装置的两部分被控制
独立地通过使（E）和输出使能（OE ）的控制栅极。
在D输入端的数据被传输到锁存器的输出，当
启用（ E）输入为高。闩锁保持透明的数据
输入而E是高和存储是当前一个设置数据
时间前高至低使过渡。
3态输出缓冲器设计用于驱动重仓
三态总线， MOS存储器，或MOS微处理器。该
低电平有效输出使能（ OE ）控制所有八个三态缓冲器
独立的锁存操作。当OE为低电平时，锁存或
透明数据出现在输出端。当OE为高电平时，该
输出处于高阻抗“关闭”状态，这意味着他们将
无论开车，也没有装载车。
该74F534是耦接至8的8位边沿触发的寄存器
三态输出缓冲器。该装置的两部分被控制
独立地由时钟（CP）和输出使能（ OE）的控制
城门。
该寄存器被完全边沿触发。每个D输入的状态， 1
低到高时钟转换之前设定的时间转移到
相应的触发器的Q输出端。
3态输出缓冲器设计用于驱动重仓
三态总线， MOS存储器，或MOS微处理器。该
低电平有效输出使能（ OE ）控制所有八个三态缓冲器
独立的锁存操作。当OE为低电平时，锁存或
透明数据出现在输出端。当OE为高电平时，该
输出处于高阻抗“关闭”状态，这意味着他们将
无论开车，也没有装载车。
典型的供应
当前
（总）
41mA
典型的供应
当前
（总）
51mA
TYPE
74F533
典型
传播延迟
5.5ns
TYPE
74F534
典型F
最大
165MHz
订购信息
描述
广告
范围
V
CC
= 5V
±10%,
T
AMB
= 0 ° C至+ 70°C
N74F534N
N74F534D
PKG DWG ＃
20引脚塑料DIP
20引脚塑料溶胶
SOT146-1
SOT163-1
输入和输出负载和扇出表
引脚
D0 - D7
E（ 74F533 ）
OE
CP （ 74F534 ）
Q0 - Q7
数据输入
使能输入（高电平有效）
输出使能输入（低电平有效）
时钟脉冲输入端（上升沿）
数据输出
描述
74F （ U.L. ）
HIGH / LOW
1.0/1.0
1.0/1.0
1.0/1.0
1.0/1.0
150/40
负载值
HIGH / LOW
20A/0.6mA
20A/0.6mA
20A/0.6mA
20A/0.6mA
3.0mA/24mA
*停产的一部分。请参阅停产产品列表中。
1999年1月8日
2
853-0374 20616
飞利浦半导体
产品speci fi cation
锁存器/触发器
74F533,* 74F534
注意：
一（ 1.0 ）快速机组负荷（ UL）的定义为： 20μA的高状态， 0.6毫安在低状态。
引脚配置 - 74F533
OE 1
Q0
D0
D1
Q1
Q2
D2
D3
Q3
2
3
4
5
6
7
8
9
20
19
18
17
16
15
14
13
12
11
V
CC
Q7
D7
D6
Q6
Q5
D5
逻辑符号（ IEEE / IEC ） - 74F533
1
11
EN1
EN2
2
5
6
9
12
15
16
19
3
4
7
8
13
2D
1
D4
Q4
E
14
17
18
GND 10
SF00981
SF00985
引脚配置 - 74F534
OE 1
Q0
D0
D1
Q1
Q2
D2
D3
Q3
2
3
4
5
6
7
8
9
20
19
18
17
16
15
14
13
12
11
V
CC
Q7
D7
D6
逻辑符号 - 74F534
3
4
7
8
13
14
17
18
D0
Q6
11
Q5
D5
D4
Q4
CP
2
1
OE
Q0
GND 10
CP
D1
D2
D3
D4
D5
D6
D7
Q1
Q2
Q3
Q4
Q5
Q6
Q7
5
6
9
12
15
16
19
SF00982
V
CC
= 20针
= GND引脚10
SF00984
逻辑符号 - 74F533
逻辑符号（ IEEE / IEC ） - 74F534
3
4
7
8
13
14
17
18
1
11
D0
11
E
D1
D2
D3
D4
D5
D6
D7
3
4
7
1
OE
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
8
13
14
2
V
CC
= 20针
= GND引脚10
5
6
9
12
15
16
19
17
18
2D
1
2
5
6
9
12
15
16
19
EN1
C1
SF00983
SF00986
*停产的一部分。请参阅停产产品列表中。
1999年1月8日
3
飞利浦半导体
产品speci fi cation
锁存器/触发器
74F533,* 74F534
功能表 - 74F534
输入
OE
L
L
L
H
H
H =
h =
L =
l =
NC =
X =
Z =
↑
=
↑
=
CP
↑
↑
↑
↑
↑
Dn
l
h
X
X
Dn
国内
注册
L
H
NC
NC
Dn
输出
Q0 – Q7
H
L
NC
Z
Z
操作模式
加载和读取寄存器
HOLD
禁止输出，
高电压电平
高压一级建立时间之前低到高时钟转换
低电压电平
低压一级建立时间之前低到高时钟转换
没有变化
不在乎
高阻抗“关闭”状态
低到高时钟转换
不是低到高时钟跳变
绝对最大额定值
（操作超出列于该表中，可能会损害设备的使用寿命的限制。
除非另有说明，这些限制在工作自由空气的温度范围内。 ）
符号
V
CC
V
IN
I
IN
V
OUT
I
OUT
T
AMB
T
英镑
电源电压
输入电压
输入电流
施加电压输出高输出状态
目前适用于输出低输出状态
工作自由空气的温度范围内
储存温度
参数
等级
-0.5到+7.0
-0.5到+7.0
-30至+5.0
-0.5至+ V
CC
48
0至+70
-65到+125
单位
V
V
mA
V
mA
°C
°C
推荐工作条件
符号
V
CC
V
IH
V
IL
I
IK
I
OH
I
OL
T
AMB
电源电压
高电平输入电压
低电平输入电压
输入钳位电流
高电平输出电流
低电平输出电流
工作自由空气的温度范围内
0
参数
范围
民
4.5
2.0
0.8
–18
–3
24
70
喃
5.0
最大
5.5
单位
V
V
V
mA
mA
mA
°C
*停产的一部分。请参阅停产产品列表中。
1999年1月8日
5
74F533八路透明锁存器带3态输出
1988年4月
修订后的1999年8月
74F533
八路透明锁存器具有三态输出
概述
该74F533包括八个锁存器具有三态输出
公交组织系统的应用。触发器
出现透明的数据时，锁存使能（ LE ）是
HIGH 。当LE为低电平，数据即满足设置
次被锁。数据出现在总线上，当输出
使能（OE ）为LOW 。当OE为高电平的总线输出是
高阻抗状态。该74F533是一样的
74F373 ，不同之处在于输出被反相。
特点
s
八个锁存器在一个封装
s
总线接口3态输出
s
该74F373倒版本
订购代码：
订单号
74F533SC
74F533SJ
74F533PC
包装数
M20B
M20D
N20A
包装说明
20引脚小外形集成电路（ SOIC ） ， JEDEC MS- 013 ，宽0.300
20引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
20引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ，宽0.300
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
逻辑符号
IEEE / IEC
接线图
1999仙童半导体公司
DS009548
www.fairchildsemi.com
74F533
单位装载/扇出
U.L.
引脚名称
D
0
–D
7
LE
OE
O
0
–O
7
描述
HIGH / LOW
数据输入
锁存使能输入（高电平有效）
输出使能输入（低电平有效）
补充三态输出
1.0/1.0
1.0/1.0
1.0/1.0
150/40 (33.3)
输入I
IH
/I
IL
输出I
OH
/I
OL
20
A/0.6
mA
20
A/0.6
mA
20
A/0.6
mA
3
毫安/ 24毫安（20 mA）的
功能表
输入
LE
H
H
L
X
H
=
高电压电平
L
=
低电压电平
X
=
非物质
功能说明
产量
D
H
L
X
X
O
L
H
O
0
Z
该74F533包含八个D型锁存器带3态
输出缓冲器。当锁存使能（ LE ）输入为高电平，
在D个数据
n
输入端进入锁存器。在此条件下
锁存器是透明的，也就是说，锁存器输出将改变
说明每一次的D输入的变化。当LE为低电平时，
锁存器存储，这是存在于D中的信息
输入高至低跳变之前的准备时间
的LE 。的三态缓冲器由所述输出控制
启用（ OE ）输入。当OE为低电平时，缓冲器中的
双态模式。当OE为高电平的缓冲器是处于高
阻抗模式，但这并不与进入干涉
新数据进入锁存器。
OE
L
L
L
H
逻辑图
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟。
www.fairchildsemi.com
2
74F533
物理尺寸
英寸（毫米），除非另有说明
20引脚小外形集成电路（ SOIC ） ， JEDEC MS- 013 ，宽0.300
包装数M20B
20引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
包装数量M20D
5
www.fairchildsemi.com
74F533八路透明锁存器带3态输出
1988年4月
修订后的2000年10月
74F533
八路透明锁存器具有三态输出
概述
该74F533包括八个锁存器具有三态输出
公交组织系统的应用。触发器
出现透明的数据时，锁存使能（ LE ）是
HIGH 。当LE为低电平，数据即满足设置
次被锁。数据出现在总线上，当输出
使能（OE ）为LOW 。当OE为高电平的总线输出是
高阻抗状态。该74F533是一样的
74F373 ，不同之处在于输出被反相。
特点
s
八个锁存器在一个封装
s
总线接口3态输出
s
该74F373倒版本
订购代码：
订单号
74F533SC
74F533SJ
74F533PC
包装数
M20B
M20D
N20A
包装说明
20引脚小外形集成电路（ SOIC ） ， JEDEC MS- 013 ，宽0.300
20引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
20引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ，宽0.300
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
逻辑符号
IEEE / IEC
接线图
2000仙童半导体公司
DS009548
www.fairchildsemi.com
74F533
单位装载/扇出
U.L.
引脚名称
D
0
–D
7
LE
OE
O
0
–O
7
数据输入
锁存使能输入（高电平有效）
输出使能输入（低电平有效）
补充三态输出
描述
HIGH / LOW
1.0/1.0
1.0/1.0
1.0/1.0
150/40 (33.3)
输入I
IH
/I
IL
输出I
OH
/I
OL
20
A/
0.6毫安
20
A/
0.6毫安
20
A/
0.6毫安
3毫安/ 24毫安（20 mA）的
功能表
输入
LE
H
H
L
X
H
=
高电压电平
L
=
低电压电平
X
=
非物质
功能说明
产量
D
H
L
X
X
O
L
H
O
0
Z
该74F533包含八个D型锁存器带3态
输出缓冲器。当锁存使能（ LE ）输入为高电平，
在D个数据
n
输入端进入锁存器。在此条件下
锁存器是透明的，也就是说，锁存器输出将改变
说明每一次的D输入的变化。当LE为低电平时，
锁存器存储，这是存在于D中的信息
输入高至低跳变之前的准备时间
的LE 。的三态缓冲器由所述输出控制
启用（ OE ）输入。当OE为低电平时，缓冲器中的
双态模式。当OE为高电平的缓冲器是处于高
阻抗模式，但这并不与进入干涉
新数据进入锁存器。
OE
L
L
L
H
逻辑图
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟。
www.fairchildsemi.com
2
74F533
物理尺寸
英寸（毫米），除非另有说明
20引脚小外形集成电路（ SOIC ） ， JEDEC MS- 013 ，宽0.300
包装数M20B
5
www.fairchildsemi.com
54F 74F533八路透明锁存器具有三态输出
1995年5月
54F 74F533
八路透明锁存器具有三态输出
概述
在' F533由八个锁存器与三态输出
对于总线组织系统应用的触发器出现
透明的，当锁存使能数据（ LE ）为高电平
当LE为低电平，满足了安装时间的数据
锁存的数据出现在总线上，当输出使能
（OE）为LOW当OE为高电平的总线输出是在高
阻抗状态的“ F533是一样的” F373 EX-
概念，即输出翻转
特点
Y
Y
Y
Y
八个锁存器在一个封装
三态输出的总线接口
在“ F373倒版本
保证最低4000V的ESD保护
广告
74F533PC
军事
包
数
N20A
包装说明
20引脚（ 0 300广角）模压双列直插式
20引脚陶瓷双列直插式
20引脚（ 0 300广角）模压小外形JEDEC
20引脚（ 0 300广角）模压小外形EIAJ
20引脚Cerpack
20引脚陶瓷无引线芯片载体C型
54F533DM （注2）
74F533SC （注1 ）
74F533SJ （注1 ）
54F533FM （注2）
54F533LM （注2）
J20A
M20B
M20D
W20A
E20A
注1
也可在13盘使用后缀设备
e
SCX和SJX
注2
军用级设备与环境和老化处理中使用的后缀
e
DMQB FMQB和LMQB
逻辑符号
IEEE IEC
连接图
引脚分配
对于DIP SOIC和Flatpak
引脚分配
对于LCC
TL F 9548 - 3
TL F 9548-4
TL F 9548 - 2
TL F 9548-1
TRI- STATE是美国国家半导体公司的注册商标。
C
1995年全国半导体公司
TL F 9548
RRD - B30M75印制在U S A
单位荷载扇出
54F 74F
引脚名称
描述
UL
高低
10 10
10 10
10 10
150 40 (33 3)
输入I
IH
I
IL
输出I
OH
I
OL
20
mA
b
0 6毫安
20
mA
b
0 6毫安
20
mA
b
0 6毫安
b
3毫安24毫安（20 mA）的
D
0
–D
7
LE
OE
O
0
–O
7
数据输入
锁存使能输入（高电平有效）
输出使能输入（低电平有效）
补充三态输出
功能表
输入
产量
D
H
L
X
X
O
L
H
O
0
Z
LE
H
H
L
X
OE
L
L
L
H
H
e
高电压电平
L
e
低电压电平
X
e
非物质
功能说明
在' F533包含八个D型锁存与TRI -STATE
输出缓冲器当锁存使能（ LE ）输入为高电平
在D个数据
n
输入端进入锁存器在此状态下
锁存器是透明的国际能源署（IEA）锁存器输出将改变
说明它的每一个D输入转换时间当LE为低电平时，
锁存器存储存在的D输入信息
提出的高到低的跳变之前的准备时间
LE的该三态缓冲器由所述输出控制
启用（ OE ）输入当OE是低电平的缓冲区中
双态模式当OE为高电平时的缓冲区中高
阻抗模式，但这并不与进入干涉
新的数据进入锁存器
逻辑图
TL F 9548 - 5
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟
2
AC电气特性
74F
符号
参数
民
t
PLH
t
PHL
t
PLH
t
PHL
t
PZH
t
PZL
t
PHZ
t
PLZ
传播延迟
D
n
与O
n
传播延迟
LE与O
n
输出使能时间
输出禁止时间
40
25
50
30
20
20
15
15
T
A
E A
25 C
V
CC
E A
5 0V
C
L
e
50 pF的
典型值
67
44
71
47
59
56
34
27
最大
90
70
11 0
70
10 0
75
65
55
54F
T
A
V
CC
e
米尔
C
L
e
50 pF的
民
40
25
50
30
20
20
15
15
最大
12 0
90
14 0
90
12 5
10 5
85
75
74F
T
A
V
CC
e
COM
C
L
e
50 pF的
民
40
25
50
30
20
20
15
15
最大
10 0
80
13 0
80
11 0
85
70
65
ns
ns
ns
ns
单位
AC操作要求
74F
符号
参数
T
A
E A
25 C
V
CC
E A
5 0V
民
t
s
(H)
t
s
(L)
t
h
(H)
t
h
(L)
t
w
(H)
建立时间高或低
D
n
以LE
保持时间高或低
D
n
以LE
LE脉冲宽高
20
20
30
30
60
最大
54F
T
A
V
CC
e
米尔
民
20
20
30
30
60
最大
74F
T
A
V
CC
e
COM
民
20
20
30
30
60
最大
ns
ns
ns
单位
订购信息
设备号被用于形成一个简化采购的代码，其中一个包类型和温度范围内是部分
定义如下
74F
温度范围：家庭
74F
e
广告
54F
e
军事
设备类型
封装代码
P
e
塑料DIP
D
e
陶瓷DIP
F
e
Flatpak
L
e
无引线芯片载体（ LCC ）
S
e
小外形封装SOIC JEDEC
SJ
e
小外形EIAJ SOIC
533
S
C
X
特殊变化
X
e
设备出货量在13卷轴
QB
e
军工级器件
环境和老化
处理运管
温度范围
C
e
商用（ 0℃至
a
70 C)
M
e
军事（
b
55 ℃
a
125 C)
4
QQ：2881677436 复制
