74F524 8位寄存比较
1988年4月
修订后的1999年8月
74F524
8位寄存比较
概述
该74F524是一个8位寄存器的双向并行
输入和输出加串行输入和输出前进
从最低位到最高位。所有数据输入，串行和并行，是
由输入时钟的上升沿加载。该装置
功能是由两个控制线控制的（S
0
, S
1
） ，又要执行
可爱的转移，负载，保持和读出。
一个8位的比较器检查存储在寄存器中的数据
存器和数据总线上。三真高，集电极开路
代表“注册等于公交” ， “输出寄存器
大于巴士“和”注册不到公交车“提供。
这些输出可以通过使用被禁止到OFF状态
状态的使能（ SE） 。 A模式的控制也得到了亲
单元提供了允许二进制补码，以及幅度的COM
削减。提供了链接输入，扩展至更长
话。
特点
s
8位双向寄存器，总线化的投入产出
s
独立的串行输入输出注册
s
注册公交车比较有“等于” ， “大于”
和“小于”输出
s
级联的8位数据组
s
集电极开路
扩张
比较
输出
为
与有线
s
二进制补码或幅度比较
订购代码：
订单号
74F524SC
74F524PC
包装数
M20B
N20A
包装说明
20引脚小外形集成电路（ SOIC ） ， JEDEC MS- 013 ，宽0.300
20引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ，宽0.300
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
逻辑符号
接线图
IEEE / IEC
1999仙童半导体公司
DS009546
www.fairchildsemi.com
74F524
功能说明
的74F524包含八个D型连接为一个触发器
移位寄存器，并准备在并行或串行负载
ING 。并行数据可被读取或加载到寄存器
通过数据总线TER值I / O
0
-I / O
7
。串行数据从输入
了C / SI的输入，并且可以被移位到寄存器中并出
通过C / SO输出。并行和串行数据输入
发生在输入时钟（CP）的上升沿。该操作
移位寄存器的灰是由两个信号S控制
0
和
S
1
根据选择真值表。三态paral-
LEL输出缓冲器只在读取模式下启用。
一个8位的比较器的一个端口被连接到数据总线
而另一个端口连接到内部稳压器的输出
存器。三个活动-OFF ，集电极开路输出指示
在移位寄存器中保存的内容是否是“大
比“ ， （GT） ， ”小于“ （LT） ，或”等于“ （EQ）的数据上
输入总线。在状态高信号使能（ SE ）
输入禁用这些输出为OFF状态。 A模式CON-
控制输入（M ）允许一个简单的选择
幅度比较或三三两两之间的比较的COM
二进制补码数。
为“大于”或“小于”的检测中，C / SI输入
必须保持高电平，因为在状态真值表表示。
内部逻辑被设置成使得在低信号
了C / SI输入禁用“大于”和“小于”
输出。在C / SO输出将被强制为高，如果“平等
以“身份条件存在，否则C / SO将举行
低。这些设施使74F524级联
对于字长度大于8位。
字长的扩展（在8位数据组）可
通过连接多个显的C / SO输出实现
着性字节到下一个不太显著字节的C / SI输入
并且还以它自己的SE的输入（参见图1）。在C / SI输入
最显著装置的保持高电平而在SE
所述至少显著装置的输入端保持低电平。它对应
应的状态输出及有线在一起。在
案件二进制补码数比较，只有模式
输入到最显著设备应该高。该
模式输入，其他所有级联器件保持低电平。
假设一个不等式条件中所检测到的
最显著的设备。假定字节存储在
寄存器大于所述数据总线，该均衡器上的字节
和LT输出将被拉低， GT输出会
浮高。另外， C中的最显著的/ SO输出
装置将被强制为低，禁用后续
设备，但让自己的状态输出。正确的
由此状态条件被表示。同样的情况发生在
注册字节小于数据字节，仅在这种情况下
在EQ和GT的输出变为低电平和LT输出悬空为高。
如果在最显著检测到平等条件
装置，其C / SO输出被强制为高。这使
接下来少显著设备，同时禁用了自己的地位
输出。通过这种方式，状态输出优先级手
到下一个更小显著装置，其现在effec-
tively成为最显著的字节。最坏的情况下
传播延迟比较操作涉及“ N”
级联74F524s会当一个平等的条件
但在所有的最显著的字节检测。在这种情况下，该
状态优先级的纹波一路下行链
前正确的状态输出成立。通常情况下，
这将花费35
+
图6（ n-2个）纳秒。
功能图
图1级联74F524s的比较长词
3
www.fairchildsemi.com
74F524
绝对最大额定值
（注2 ）
储存温度
在偏置环境温度
在偏置结温
V
CC
端子电位接地引脚
输入电压（注3）
输入电流（注3）
施加电压到输出
在高状态（与V
CC
=
0V)
标准输出
三态输出
目前适用于输出
在低状态（最大）
额定我两次
OL
（MA ）
0.5V
到V
CC
0.5V
to
+5.5V
65°C
to
+150°C
55°C
to
+125°C
55°C
to
+150C
0.5V
to
+7.0V
0.5V
to
+7.0V
30
mA至
+5.0
mA
推荐工作
条件
自由空气环境温度
电源电压
0℃至
+70°C
+4.5V
to
+5.5V
注2 ：
绝对最大额定值是值超出该设备
可能被损坏或有其使用寿命降低。功能操作
在这些条件下，是不是暗示。
注3 ：
无论是电压限制和电流限制是足够的，以保护输入。
DC电气特性
符号
V
IH
V
IL
V
CD
V
OH
参数
输入高电压
输入低电压
输入钳位二极管电压
输出高
电压
10% V
CC
10% V
CC
5% V
CC
5% V
CC
V
OL
I
IH
I
英属维尔京群岛
I
CEX
V
ID
I
OD
I
IL
I
IH
+
I
OZH
I
IL
+
I
OZL
I
OS
I
OHC
I
CCH
I
CCL
I
CCZ
输出低
电压
输入高电流
输入高电流
击穿测试
输出高
漏电流
输入漏
TEST
输出漏
短路电流
输入低电平电流
输出漏电流
输出漏电流
输出短路电流
集电极开路输出
关闭泄漏试验
电源电流
电源电流
电源电流
128
128
128
60
4.75
3.75
0.6
70
650
150
250
180
180
180
10% V
CC
10% V
CC
2.5
2.4
2.7
2.7
0.5
0.5
5.0
7.0
50
V
A
A
A
V
A
mA
A
A
mA
A
mA
mA
mA
民
最大
最大
最大
0.0
0.0
最大
最大
最大
最大
民
最大
最大
最大
V
民
民
2.0
0.8
1.2
典型值
最大
单位
V
V
V
民
V
CC
条件
作为公认的高信号
作为公认的低信号
I
IN
= 18
mA
I
OH
= 1
mA
I
OH
= 3
mA
I
OH
= 1
mA
I
OH
= 3
mA
I
OL
=
20毫安（ I / O
n
)
I
OL
=
24毫安（ LT ， GT ，均衡器， C / SO ）
V
IN
=
2.7V
V
IN
=
7.0V
V
OUT
=
V
CC
（ I / O
n
，C / SO ）
I
ID
=
1.9
A
所有其他引脚接地
V
IOD
=
150毫伏
所有其他引脚接地
V
IN
=
0.5V
V
I / O
=
2.7V
V
I / O
=
0.5V
V
OUT
=
0V
V
OUT
=
V
CC
V
O
=
高
V
O
=
低
V
O
=
高Z
5
www.fairchildsemi.com
飞利浦半导体
产品speci fi cation
8位寄存器比较器（集电极开路+ 3国家）
74F524
特点
8位双向寄存器，总线化的投入产出
独立的串行输入输出注册
寄存器总线比较与“等于” ， “大于”和
“小于”输出
引脚配置
S0
I/O0
I/O1
I/O2
I/O3
I/O4
I/O5
I/O6
1
2
3
4
5
6
7
8
9
10
20 V
CC
19 S1
18 SE
17 C / SI
16 C / SO
15 EQ
14 GT
13 LT
12 M
11 CP
级联中的8位组
为与有线扩展集电极开路输出比较器
二进制补码或幅度比较
描述
该74F524是一个8位双向寄存器并行输入
输出，再加上串行输入和输出进度从MSB到LSB 。
所有数据输入，串行和并行，由上升沿加载
时钟。该装置的功能是由两个控制线控制的
（ S0 ， S1）来执行换挡，负荷，保持和读出。一个8位
比较器检查存储在寄存器和在数据
数据总线。三真高，集电极开路输出代表
“注册等于公交”，“注册大于巴士”和“登记少
大于总线'提供。这些输出可以被禁用的关
国家通过使用状态的使能（ SE） 。 A模式的控制也有
提供了允许二进制补码和幅度
进行比较。提供了用于扩展至更长的话链接输入。
I/O7
GND
SF00970
TYPE
74F524
典型F
最大
65MHz
典型电源电流
（总）
110mA
订购信息
描述
广告
范围
V
CC
= 5V
±10%,
T
AMB
= 0 ° C至+ 70°C
N74F524N
N74F524D
PKG DWG ＃
20引脚塑料DIP
20引脚塑料溶胶
SOT146-1
SOT163-1
输入和输出负载和扇出表
引脚
I /对
S0, S1
C / SI
CP
SE
M
I /对
C / SO
LT
EQ
并行数据输入
模式选择输入
状态优先级或串行数据输入
时钟脉冲输入端（上升沿）
状态使能输入（低电平有效）
比较模式选择输入
三态并行数据输出
状态优先级或串行数据输出
注册小于总线输出
注册等于总线输出
描述
74F(U.L.)
HIGH / LOW
3.5/1.0
1.0/1.0
1.0/1.0
1.0/1.0
1.0/1.0
1.0/1.0
150/40
50/33
OC/33
OC/33
OC/33
负载值
HIGH / LOW
70A/0.6mA
20A/0.6mA
20A/0.6mA
20A/0.6mA
20A/0.6mA
20A/0.6mA
3.0mA/24mA
1.0mA/20mA
OC/20mA
OC/20mA
OC/20mA
GT
注册大于总线输出
注意：
一（ 1.0 ）快速机组负荷（ UL ）定义为20μA ，在高状态， 0.6毫安在低状态。
OC-集电极开路
1990年8月07
2
853–0373 00135
飞利浦半导体
产品speci fi cation
8位寄存器比较器（集电极开路+ 3国家）
74F524
逻辑符号为74F456
12
18
选择功能表
S0
L
S1
L
H
L
手术
持有-保留在移位寄存器数据
读 - 读寄存器的内容到数据总线
SHIFT-允许在下一时钟的上升沿串行移位
EDGE
M
17
1
19
11
C / SI
S0
S1
CP
SE
C / SO
LT
GT
EQ
16
13
14
15
L
H
H
H
在总线负载数据加载到寄存器
H =高电压等级
L =低电压等级
一个8位的比较器的一个端口被连接到，而在数据总线
其他端口连接到内部寄存器的输出。三
主动关闭集电极开路输出指示是否内容
在移位寄存器中保存有'大于' （GT） 。 “小于” （ LT ） ，或
“等于” （EQ）的输入总线上的数据。在状态高信号
使能（ SE ）输入禁用这些输出为OFF状态。 A模式
控制（ M）输入允许一个简单的选择
幅度比较或二进制补码之间的比较
号。
I / O0 I / O1 I / O2 I / O3 I / O4 I / O5 I / O6 I / O7
2
V
CC
= 20 PIN
= GND引脚10
3
4
5
6
7
8
9
SF00971
逻辑符号（ IEEE / IEC）的74F456
COMP
1
19
11
12
17
18
2
3
4
5
6
7
8
9
0
1
M
C4/2/4
M5震级
2D
M6的补
＆放大器;
G7
13
14
15
16
0
3
0=HOLD
1=READ
2=SHIFT
3=LOAD
数字表示选择表
M
L
幅度比较
手术
H
二补比较
H =高电压等级
L =低电压等级
为“大于”或“小于”的检测中，C / SI的输入必须是
举高，如功能表所示。内部逻辑
布置成使得在C低信号/ SI输入宿
“大于”和“小于”输出为其关闭状态。 （请注意，此
关机状态下也可作为有效状态时， C / SI为高。这是
拟用于扩展词的使用长度大于8位
使用多个74S524s在未来的3段说明。 ）的
C / SO输出将被强制为高电平，如果'等于'状态条件
存在;否则，C / SO将保持低电平。
字长的扩展（在8位组）可以通过以下方式实现
越显著字节的C / SO输出连接到C / SI
接下来少显著字节，并且还向它自己的SE的输入输入
（参见应用图1） 。最显著在CS / I输入
器件保持高而至少显著装置的SE的输入
保持为低。相应的状态输出及有线
在一起。在2的补数的情况下进行比较，只有
模式输入到最显著设备应该是高。模式
输入到所有其他级联设备保持为低。
假设一个不平等条件是最检测
显著的设备。假定存储在寄存器中的一个字节是
大于所述数据总线上的字节，则该均衡器和LT输出
将被拉低，而GT的输出悬空高。此外，该
3, 4D
1,5,6,7>I/O
1,5,6,7<I/O
1,5,6,7=I/O
SF00972
功能说明
的74F524包含八个D型连接的作为移位触发器
注册，并准备在并行或串行加载。并行
数据可以被读出或经由数据总线加载到寄存器
I / O0 -I / O7 。串行数据被加载到寄存器中从C / SI输入
并且可以通过寄存器和输出通过C被移动/ SO
输出。并行和串行数据输入发生在上升沿
时钟（ CP ）的。移位寄存器的操作由控制
两个信号， S0和S1 ，根据选择功能表。该
三态并行输出缓冲器仅在读模式启用。
1990年8月07
3
飞利浦半导体
产品speci fi cation
8位寄存器比较器（集电极开路+ 3国家）
74F524
最显著设备的CS / O输出将被强制低，
禁止随后的设备，但使自身的状态
输出。因而校正后的状态的条件被表示。相同
适用如果寄存器字节小于数据字节，仅在此
情况下， EQ和GT的输出变低，而LT输出彩车
高。
如果在最显著设备被检测到的相等条件下，其
C / SO输出被强制为高。这使得下一个更小显著
器，并禁用其自己的状态输出。在这种方式中，状态
输出接近被传递到下一个不太显著设备
现在实际上成为最显著的字节。最差
情况下传播延迟，涉及'N'比较操作
级联74F524s会当检测到一个平等的条件
所有，但最显著的字节。在这种情况下，状态优先级有
纹波一路下行链路的正确状态输出前
被建立。通常，这将需要35 + 6 （ n-2个）纳秒。
应用
V
CC
大于
等于
少于
H =二进制补码
L =震级
M
H
GT
EQ
LT
SE
C / SI
C / SO
S0
S1
I / O
C / SI
S0
S1
I / O
C / SO
C / SI
S0
S1
I / O
C / SO
L
M
GT
EQ
LT
SE
M
GT
EQ
LT
SE
L
L
RD
WR
最高位
8
8
最低位
8
SF01012
图1级联74F524s的比较长词
功能表
输入
SE
H
H
H
H
H
H
H
L
L
L
L
L
L
(1) =
2 =
H =
L =
X =
C / SI
H
L
X
H
L
H
L
L
L
L
H
H
S0
L
L
H
L
L
H
H
H或L
2
H或L
2
H或L
2
H或L
2
H或L
2
S1
L
L
L
H
H
H
H
H或L
2
H或L
2
H或L
2
H或L
2
H或L
2
数据对比
X
X
X
X
X
X
X
OA- OH > I / O0 -I / O7
OA- OH = I / O0 -I / O7
OA- OH < I / O0 -I / O7
OA- OH > I / O0 -I / O7
OA- OH = I / O0 -I / O7
EQ
H
H
H
H
H
H
H
L
H
L
L
H
L
输出
GT
H
H
H
H
H
H
H
H
H
H
H
L
L
LT
H
H
H
H
H
H
H
H
H
H
L
L
H
C / SO
(1)
L
Q0
(1)
L
(1)
L
L
L
L
L
H
L
比较
（ GT = CT =上）
比较
（ GT = CT = OFF ）
负载
移
读
经营模式
HOLD
H
H或L
2
H或L
2
OA- OH < I / O0 -I / O7
如果高I /开= DN ，否则低
必须满足建立和保持时间的要求
高电压电平
低电压电平
不在乎
1990年8月07
4
QQ：2881677436 复制
