74F521 8位身份比较
1988年4月
修订后的2000年10月
74F521
8位身份比较器
概述
该74F521是一个可扩展的8位比较器。它的COM
剥多达8位的两个单词的每个,并提供了一个
低输出时,这两个词相匹配位位。该
扩展输入I
A-B
也可作为一个低电平有效使能
输入。
特点
s
相比于6.5 ns的典型值2个8位字
s
可扩展到任意字长
s
20引脚封装
订购代码:
订单号
74F521SC
74F521SJ
74F521MSA
74F521PC
包装数
M20B
M20D
MSA20
N20A
包装说明
20引脚小外形集成电路( SOIC ) , JEDEC MS- 013 ,宽0.300
20引脚小外形封装( SOP ) , EIAJ TYPE II , 5.3毫米宽
20引脚紧缩小型封装( SSOP ) , EIAJ TYPE II , 5.3毫米宽
20引脚塑料双列直插式封装( PDIP ) , JEDEC MS- 001 ,宽0.300
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
逻辑符号
接线图
IEEE / IEC
2000仙童半导体公司
DS009545
www.fairchildsemi.com
74F521
单位装载/扇出
U.L.
引脚名称
A
0
–A
7
B
0
–B
7
I
A-B
O
A-B
Word中输入
字B输入
扩张或使能输入(低电平有效)
标识输出(低电平有效)
描述
1.0/1.0
1.0/1.0
1.0/1.0
50/33.3
输入I
IH
/I
IL
高/低输出I
OH
/I
OL
20
A/
0.6毫安
20
A/
0.6毫安
20
A/
0.6毫安
1毫安/ 20毫安
真值表
输入
I
A
=
B
L
L
H
H
H
=
高电压电平
L
=
低电压电平
注1 :
A
0
=
B
0
, A
1
=
B
1
, A
2
=
B
2
等。
产量
A,B
A
=
B(注1 )
A
≠
B
A
=
B(注1 )
A
≠
B
O
A
=
B
L
H
H
H
逻辑图
请注意,该图仅用于逻辑操作的理解提供的,不应该被用来估计的传播延迟。
www.fairchildsemi.com
2
74F521
物理尺寸
英寸(毫米),除非另有说明
20引脚小外形集成电路( SOIC ) , JEDEC MS- 013 ,宽0.300
包装数M20B
5
www.fairchildsemi.com