54F 74F413 64 ×4的先入先出缓冲存储器，并行IO
1995年1月
54F 74F413
64 ×4的先入先出缓冲存储器，并行IO
概述
的“ F413是一个可扩展的下通型高速
先入先出（FIFO）缓冲存储器组织为64
由4位的4位输入和输出寄存器REC-字
奥德和发射分别并行异步数据
在输入和输出格式控制引脚允许手工
震动和膨胀的4位宽62位深的下降沿继续
通过堆栈有独立控制逻辑
特点
Y
Y
Y
Y
Y
Y
独立的输入和输出时钟
并行输入和输出
可扩展，无需外部逻辑
15 MHz的数据率
最大电源电流160毫安
采用SOIC （ 300万只）
广告
74F413PC
军事
包
数
N16E
包装说明
16引脚（ 0 300广角）模压双列直插式
16引脚的陶瓷双列直插
54F413DM （注1 ）
J16A
注1
军用级设备与环境和老化处理中使用的后缀
e
DMQB
逻辑符号
接线图
引脚分配
对于浸
TL F 9541 - 1
TL F 9541 - 2
TRI- STATE是美国国家半导体公司的注册商标。
C
1995年全国半导体公司
TL F 9541
RRD - B30M105印制在U S A
订购信息
设备号被用于形成一个简化采购的代码，其中所述包类型和温度范围内是部分
定义如下
74F
温度范围：家庭
74F
e
广告
54F
e
军事
设备类型
封装代码
P
e
塑料DIP
D
e
陶瓷DIP
413
P
C
X
特殊变化
QB
e
军工级器件
环境和老化
处理
温度范围
C
e
商用（ 0℃至
a
70 C)
M
e
军事（
b
55 ℃
a
125 C)
物理尺寸
英寸（毫米）
16引脚的陶瓷双列直插式封装（D ）
NS包装数J16A
5
74F413 64 ×4的先入先出缓冲存储器，并行I / O
1988年4月
修订后的1999年8月
74F413
64 ×4的先入先出缓冲存储器，并行I / O
概述
在F413是一个可扩展的下通型高速
先入先出（FIFO）缓冲存储器组织为64
也就是说4位。 4位输入和输出寄存器
记录和传输，分别在异步数据
并联的形式。对所输入的控制引脚和输出允许
握手和扩张。 4位宽， 62位深
水落通过堆栈有独立控制逻辑。
特点
s
独立的输入和输出时钟
s
并行输入和输出
s
可扩展，无需外部逻辑
s
15 MHz的数据率
s
最大电源电流160毫安
s
采用SOIC ， （ 300万只）
订购代码：
订单号
74F413PC
包装数
N16E
包装说明
16引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ，宽0.300
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
逻辑符号
接线图
单位装载/扇出
引脚名称
D
0
–D
3
O
0
–O
3
IR
SI
SO
OR
MR
描述
数据输入
数据输出
输入就绪
转变
移出
输出就绪
主复位
U.L.
HIGH / LOW
1.0/0.667
50/13.3
1.0/0.667
1.0/0.667
1.0/0.667
1.0/0.667
1.0/0.667
输入I
IH
/I
IL
输出I
OH
/I
OL
20
A/0.4
mA
1
毫安/ 8毫安
20
A/0.4
mA
20
A/0.4
mA
20
A/0.4
mA
20
A/0.4
mA
20
A/0.4
mA
1999仙童半导体公司
DS009541
www.fairchildsemi.com
74F413
功能说明
数据输入“
数据被输入到FIFO D上
0
–D
3
输入。输入数据的输入就绪（ IR），应该是HIGH时，
指示所述第一位置准备接受数据。
数据则存在于四个数据输入端被输入到
在此消彼长（ SI ）拉高第一的位置。一个SI
高电平信号使红外去低。数据保持在
第一的位置，直到SI被拉低。当SI带来
LOW和FIFO未满， IR将变为高电平，表示
有更多的空间可用。同时，数据将prop-
玛瑙到第二位置，并继续移动，直到它
到达输出级或全位置。如果内存
全面， IR将维持低位。
数据Transfer-
一旦数据被输入到所述第二单元，
任何充满电池的传递到相邻的（下游）
空单元格是自动的，通过片内控制激活。
这样的数据会叠加起来的装置而空的结束
地点将“泡沫”的前面。经t
PT
参数
规定要求，从旅行的第一个数据的时候
输入到一个预先空装置的输出。
数据输出“
数据从O读
0
–O
3
输出。
当数据被移动到输出阶段，输出就绪
（OR）变为高电平，表示有效数据的存在。
当OR为高电平时，数据可以被移出通过使
在移出（ SO ）高。在SO高信号引起
还是要低。有效的数据被保持而在SO是
HIGH 。当SO被拉低，上行数据，亲
vided该阶段具有有效数据时，被移动到输出
阶段。当新的有效数据被移动到输出阶段，
或者变为高电平。如果FIFO被清空，或保持低，
O
0
–O
3
仍然和以前一样，即数据不改变的话
FIFO为空。
输入准备和输出就绪 -
也可以使用如
指示FIFO被完全填满的状态信号
（输入准备保持低电平至少吨
PT
）或完全
空（就绪输出保持低电平至少吨
PT
).
框图
www.fairchildsemi.com
2
74F413 64 ×4的先入先出缓冲存储器，并行I / O
物理尺寸
英寸（毫米），除非另有说明
16引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ，宽0.300
包装数N16E
飞兆半导体不承担使用上述任何电路的任何责任，也不提供其专利许可和
飞兆半导体公司保留在任何时间的权利，恕不另行通知更改上述电路和规格。
生命支持政策
飞兆半导体的产品不得用于生命支持的关键部件
设备或系统未经明确的书面许可， FAIRCHILD总统
半导体公司版权所有。如本文所用：
1.生命支持设备或系统的设备或系统
其中， （ a）打算通过外科手术移植到
体，或（b ）支持或维持生命，和（c） ，其故障
执行时，依照正确使用
在标签规定的使用说明，可说明原因
sonably预计将造成显著伤害
用户。
5
在生命支持任何组件2.关键部件
设备或系统，其未能履行可说明原因
sonably预期造成的生命支持故障
装置或系统，或影响其安全性或有效性。
www.fairchildsemi.com
www.fairchildsemi.com
QQ：2880707522 复制
