74F398 74F399四2端口寄存器
1988年4月
修订后的1999年8月
74F398 74F399
四2端口寄存器
概述
的74F398和74F399是一个逻辑当量
四路2输入多路转换器馈入四个边缘触发
触发器。一个常见的选择输入决定了的
两个4位的字被接受。所选择的数据进入
触发器在时钟的上升沿。该74F399是
16针版本的74F398的，具有唯一的Q输出
触发器提供。
特点
s
从两个数据源选择输入
s
完全正边沿触发的操作
s
既真且互补输出- 74F398
订购代码：
订单号
74F398SC
74F398PC
74F399SC
74F399SJ
74F399PC
包装数
M20B
N20A
M16A
M16D
N16E
包装说明
20引脚小外形集成电路（ SOIC ） ， JEDEC MS- 013 ， 0.300 “宽体
20引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ， 0.300 “宽
16引脚小外形集成电路（ SOIC ） ， JEDEC MS- 012 ， 0.150 “窄体
16引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
16引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ， 0.300 “宽
也可在磁带和卷轴装置。通过附加后缀字母“X”的订货代码指定。
连接图
74F398
74F399
1999仙童半导体公司
DS009533
www.fairchildsemi.com
74F398 74F399
功能说明
该74F398和74F399是高速四2端口寄存器
字符。它们由两种来源的选择4位数据
（端口）下的一个共同的选择输入端（ S）的控制。该
选择的数据被转移到一个4位的输出寄存器同步
异步的与时钟的低到高的转变
输入端（ CP）。 4位D型寄存器输出是完全边沿
触发。输入的数据（我
0x
, I
1x
），并选择输入（ S）
必须事先向稳定只有一个设置时间和后保持时间
时钟输入可预测的低到高的转变
能够操作。该74F398具有Q和Q输出。
功能表
输入
S
I
I
h
h
I
0
I
h
X
X
I
1
X
X
I
h
Q
L
H
L
H
输出
Q
（注1 ）
H
L
H
L
H
=
高电压电平
L
=
低电压电平
h
=
高压一级建立时间之前低到高
时钟转换
I
=
低压一级建立时间之前低到高
时钟转换
X
=
非物质
注1 ：
仅74F398
逻辑图
* F398仅
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟。
3
www.fairchildsemi.com
QQ：2880707522 复制
