74F382 4位算术逻辑单元
1988年5月
修订后的1999年8月
74F382
4位算术逻辑单元
概述
该74F382执行三个运算和三个逻辑能操作
两个4位字, A和B两个ations额外的选择
输入代码强制功能输出低电平或高电平。一
溢出输出三三两两的COM提供了方便。
二进制补码运算。进位输出为脉动
扩展。对于使用进高速扩张Looka-
头生成器,指的是74F381数据表。
特点
s
执行6算术和逻辑功能
s
选择的低(清)和高(预置)功能
s
低输入负载最小化的驱动要求
s
进位输出的波纹膨胀
s
溢出输出的二进制补码运算
订购代码:
订单号
74F382SC
74F382SJ
74F382PC
包装数
M20B
M20D
N20A
包装说明
20引脚小外形集成电路( SOIC ) , JEDEC MS- 013 ,宽0.300
20引脚小外形封装( SOP ) , EIAJ TYPE II , 5.3毫米宽
20引脚塑料双列直插式封装( PDIP ) , JEDEC MS- 001 ,宽0.300
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
逻辑符号
接线图
IEEE / IEC
1999仙童半导体公司
DS009529
www.fairchildsemi.com
74F382
逻辑图
请注意,该图仅用于逻辑操作的理解提供的,不应该被用来估计的传播延迟。
www.fairchildsemi.com
4
飞利浦半导体
产品speci fi cation
算术逻辑单元
74F382
特点
执行6算术和逻辑功能
选择的低(清)和高(预置)功能
低投入负荷最小化的驱动要求
进位输出的波纹膨胀
溢出输出为二进制补码运算
描述
在74F382上执行三个运算和三个逻辑运算
两个4位的话, A和B两个额外的选择( S0 -S2 )的输入代码
强制功能输出低或高。溢出输出
提供了方便的补码运算。
进位输出提供了波纹膨胀。对于高速
使用先行进位产生器的扩展,参见74F381
数据表。
施加于选择输入信号时, S0- S2中,确定的模式
操作,在功能选择表所示。广泛
输入和输出电平的列表中显示的功能表。该
电路执行为主动高或算术函数
低有效的操作数,产量水平相同的约定。在
减法操作模式中,有必要强制进位(高
对于高电平有效的操作数,低的低有效操作数)进入道道通
所述至少显著包的输入。波纹膨胀说明
在图1中溢出输出OVR为Cn的异或+3
和CN + 4 ;在OVR高信号表示溢出Two的
补操作(见表2双补
算术) 。典型延时为图1在表1中。当给定的
该74F382级联处理文字较长的长度超过4位,
只有最显著溢出( OVR )输出被使用。
引脚配置
A1 1
B1 2
A0 3
B0 4
S0 5
S1 6
S2 7
F0
8
20 V
CC
19 A2
18 B2
17 A3
16 B3
15 CN
14道道通+ 4
13 OVR
12 F3
11 F2
F1 9
GND 10
SF00935
TYPE
74F382
典型
传播
延迟
7.0ns
典型的供应
电流(总)
54mA
订购信息
描述
20引脚塑料DIP
20引脚塑料SO
商用系列
V
CC
= 5V
±10%,
T
AMB
= 0 ° C至+ 70°C
N74F382N
N74F382D
PKG DWG #
SOT146-1
SOT163-1
输入和输出负载和风扇输出表
引脚
A0 – A3
B0 – B3
S0 – S2
Cn
Cn+4
OVR
一个操作数输入
B操作数输入
功能选择输入
进位输入
进位输出
溢出输出
描述
74F ( U.L. )
HIGH / LOW
1.0/4.0
1.0/4.0
1.0/1.0
1.0/5.0
50/33
50/33
50/33
负载值
HIGH / LOW
20A/2.4mA
20A/2.4mA
20A/0.6mA
20A/3.0mA
1.0mA/20mA
1.0mA/20mA
1.0mA/20mA
F0–F3
输出
注意:
一( 1.0 )快速机组负荷定义为20μA ,在高状态, 0.6毫安在低状态。
1990年7月12日
2
853–0419 99966