74F381 4位算术逻辑单元
1988年5月
修订后的1999年8月
74F381
4位算术逻辑单元
概述
该74F381执行三个运算和三个逻辑能操作
两个4位字, A和B两个ations额外的选择
输入代码强制函数输出低电平或高电平。携带
提供与使用的传播并产生输出
对于高速的74F182先行进位发生器
扩展到更长的字长。对于波纹膨胀,
参考74F382 ALU数据表。
特点
s
低输入负载最小化的驱动要求
s
执行6算术和逻辑功能
s
选择的低(清)和高(预置)功能
s
随身携带的产生和传播的输出与携带使用
前瞻发生器
订购代码:
订单号
74F381SC
74F381SJ
74F381PC
包装数
M20B
M20D
N20A
包装说明
20引脚小外形集成电路( SOIC ) , JEDEC MS- 013 ,宽0.300
20引脚小外形封装( SOP ) , EIAJ TYPE II , 5.3毫米宽
20引脚塑料双列直插式封装( PDIP ) , JEDEC MS- 001 ,宽0.300
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
逻辑符号
接线图
IEEE / IEC
1999仙童半导体公司
DS009528
www.fairchildsemi.com
74F381
单位装载/扇出
引脚名称
A
0
–A
3
B
0
–B
3
S
0
–S
2
C
n
G
P
F
0
–F
3
描述
一个操作数输入
B操作数输入
功能选择输入
进位输入
卡里生成输出(低电平有效)
进位传送输出(低电平有效)
功能输出
U.L.
HIGH / LOW
1.0/3.0
1.0/3.0
1.0/1.0
1.0/4.0
50/33.3
50/33.3
50/33.3
输入I
IH
/I
IL
输出I
OH
/I
OL
20
A/1.8
mA
20
A/1.8
mA
20
A/0.6
mA
20
A/2.4
mA
1
毫安/ 20毫安
1
毫安/ 20毫安
1
毫安/ 20毫安
功能说明
施加到选择输入s信号
0
–S
2
确定
的操作模式,如在函数表示选择
表。输入和输出电平的一个广泛的列表
在真值表所示。该电路执行arith-
metic功能为高电平有效或低电平有效能操作
ANDS ,以输出电平在相同的约定。在
减去的操作模式,有必要强行进
(高为高电平有效操作数,LOW为低电平有效
操作数),进入C
n
所述至少显著包的输入。
进位生成( G)和进位传送( P)输出
提供输入信号的所述74F182先行进位gener-
员扩展到更长字长,如图图 -
茜2。注意,一个74F382的ALU是用于最
显著包。典型延时为图2中给出
图1 。
选择功能表
SELECT
S
0
L
H
L
H
L
H
L
H
H
=
高电压电平
L
=
低电压电平
S
1
L
L
H
H
L
L
H
H
S
2
L
L
L
L
H
H
H
H
手术
明确
B减去
A减B
A加B
A-B
A
+
B
AB
预设
往
路径段
F
A
i
或B
i
以P
P
i
到C
n
+
('F182)
C
n
到f
C
n
或C
n
+
4 , OVR
总延迟
7.2纳秒
6.2纳秒
8.1纳秒
—
21.5纳秒
产量
C
n
+
4 , OVR
7.2纳秒
6.2纳秒
—
8.0纳秒
21.4纳秒
图1. 16位延时制表
图2. 16位先行进位ALU扩展
www.fairchildsemi.com
2
74F381
逻辑图
请注意,该图仅用于逻辑操作的理解提供的,不应该被用来估计的传播延迟。
www.fairchildsemi.com
4