54F 74F373八路透明锁存器具有三态输出
1995年5月
54F 74F373
八路透明锁存器具有三态输出
概述
在' F373由八个锁存器与三态输出
对于总线组织系统应用的触发器出现
透明的，当锁存使能数据（ LE ）为高电平
当LE为低电平，满足了安装时间的数据
锁存的数据出现在总线上，当输出使能
（OE）为LOW当OE为高电平的总线输出是在高
阻抗状态
特点
Y
Y
Y
八个锁存器在一个封装
三态输出的总线接口
保证最低4000V的ESD保护
广告
74F373PC
军事
包
数
N20A
包装说明
20引脚（ 0 300广角）模压双列直插式
20引脚陶瓷双列直插式
20引脚（ 0 300广角）模压小外形JEDEC
20引脚（ 0 300广角）模压小外形EIAJ
20引脚模塑收缩型小外形EIAJ II型
20引脚Cerpack
20引脚陶瓷无引线芯片载体C型
54F373DM （ QB ）
74F373SC （注1 ）
74F373SJ （注1 ）
74F373MSA （注1 ）
54F373FM （ QB ）
54F373LM （ QB ）
J20A
M20B
M20D
MSA20
W20A
E20A
注1
也可在13盘使用后缀设备
e
SCX SJX和MSAX
逻辑符号
IEEE IEC
连接图
引脚分配
对于DIP SOIC和SSOP Flatpak
引脚分配
对于LCC
TL F 9523 - 3
TL F 9523-4
TL F 9523 - 2
TL F 9523-1
TRI- STATE是美国国家半导体公司的注册商标。
C
1995年全国半导体公司
TL F 9523
RRD - B30M75印制在U S A
单位荷载扇出
54F 74F
引脚名称
描述
UL
高低
10 10
10 10
10 10
150 40 (33 3)
输入I
IH
I
IL
输出I
OH
I
OL
20
mA
b
0 6毫安
20
mA
b
0 6毫安
20
mA
b
0 6毫安
b
3毫安24毫安（20 mA）的
D
0
– D
7
LE
OE
O
0
–O
7
数据输入
锁存使能输入（高电平有效）
输出使能输入（低电平有效）
三态输出锁存
功能说明
在' F373包含八个D型锁存与TRI -STATE
输出缓冲器当锁存使能（ LE ）输入为高电平
在D个数据
n
输入端进入锁存器在此状态下
锁存器是透明的国际能源署（IEA）锁存器输出将改变
说明它的每一个D输入转换时间当LE为低电平时，
锁存器存储存在的D输入信息
提出的高到低的跳变之前的准备时间
LE的该三态缓冲器由所述输出控制
启用（ OE ）输入当OE是低电平的缓冲区中
双态模式当OE为高电平时的缓冲区中高
阻抗模式，但这并不与进入干涉
新的数据进入锁存器
真值表
输入
LE
H
H
L
X
OE
L
L
L
H
D
n
H
L
X
X
产量
O
n
H
L
O
n
（无变化）
Z
H
e
高电压电平
L
e
低电压电平
X
e
非物质
Z
e
高阻抗状态
逻辑图
TL F 9523 - 5
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟
2
AC电气特性
74F
符号
参数
民
t
PLH
t
PHL
t
PLH
t
PHL
t
PZH
t
PZL
t
PHZ
t
PLZ
传播延迟
D
n
与O
n
传播延迟
LE与O
n
输出使能时间
输出禁止时间
30
20
50
30
20
20
15
15
T
A
E A
25 C
V
CC
E A
5 0V
C
L
e
50 pF的
典型值
53
37
90
52
50
56
45
38
最大
70
50
11 5
70
11 0
75
65
50
54F
T
A
V
CC
e
米尔
C
L
e
50 pF的
民
30
20
50
30
20
20
15
15
最大
85
70
15 0
85
13 5
10 0
10 0
70
74F
T
A
V
CC
e
COM
C
L
e
50 pF的
民
30
20
50
30
20
20
15
15
最大
80
60
13 0
80
12 0
85
75
60
ns
ns
ns
ns
单位
AC操作要求
74F
符号
参数
T
A
E A
25 C
V
CC
E A
5 0V
民
t
s
(H)
t
s
(L)
t
h
(H)
t
h
(L)
t
w
(H)
建立时间高或低
D
n
以LE
保持时间高或低
D
n
以LE
LE脉冲宽高
20
20
30
30
60
最大
54F
T
A
V
CC
e
米尔
民
20
20
30
40
60
最大
74F
T
A
V
CC
e
COM
民
20
20
30
30
60
ns
最大
单位
ns
订购信息
设备号被用于形成一个简化采购的代码，其中所述包类型和温度范围内是部分
定义如下
74F
温度范围：家庭
74F
e
广告
54F
e
军事
设备类型
封装代码
P
e
塑料DIP
D
e
陶瓷DIP
F
e
Flatpak
L
e
无引线芯片载体（ LCC ）
S
e
小外形封装SOIC JEDEC
SJ
e
小外形EIAJ SOIC
MSA
e
收缩型小外形（ EIAJ SSOP ）
373
S
C
X
特殊变化
QB
e
军工级器件
环境和老化
处理
X
e
设备运13卷
温度范围
C
e
商用（ 0℃至
a
70 C)
M
e
军事（
b
55 ℃
a
125 C)
记
不需要MSA封装代码
4
74F373八路透明锁存器带3态输出
1988年5月
修订后的1999年8月
74F373
八路透明锁存器具有三态输出
概述
该74F373包括八个锁存器具有三态输出
公交组织系统的应用。触发器
出现透明的数据时，锁存使能（ LE ）是
HIGH 。当LE为低电平，数据即满足设置
次被锁。数据出现在总线上，当输出
使能（OE ）为LOW 。当OE为高电平的总线输出是
高阻抗状态。
特点
s
八个锁存器在一个封装
s
总线接口3态输出
s
保证最低4000V的ESD保护
订购代码：
订单号
74F373SC
74F373SJ
74F373MSA
74F373PC
包装数
M20B
M20D
MSA20
N20A
包装说明
20引脚小外形集成电路（ SOIC ） ， JEDEC MS- 013 ，宽0.300
20引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
20引脚紧缩小型封装（ SSOP ） ， EIAJ TYPE II ， 5.3毫米宽
20引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ，宽0.300
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
逻辑符号
接线图
IEEE / IEC
1999仙童半导体公司
DS009523
www.fairchildsemi.com
74F373
单位装载/扇出
引脚名称
D
0
–D
7
LE
OE
O
0
–O
7
描述
数据输入
锁存使能输入（高电平有效）
输出使能输入（低电平有效）
三态输出锁存器
U.L.
HIGH / LOW
1.0/1.0
1.0/1.0
1.0/1.0
150/40 (33.3)
输入I
IH
/I
IL
输出I
OH
/I
OL
20
A/0.6
mA
20
A/0.6
mA
20
A/0.6
mA
3
毫安/ 24毫安（20 mA）的
功能说明
该74F373包含八个D型锁存器带3态
输出缓冲器。当锁存使能（ LE ）输入为高电平，
在D个数据
n
输入端进入锁存器。在此条件下
锁存器是透明的，也就是说，锁存器输出将改变
说明每一次的D输入的变化。当LE为低电平时，
锁存器存储，这是存在于D中的信息
输入高至低跳变之前的准备时间
的LE 。的三态缓冲器由所述输出控制
启用（ OE ）输入。当OE为低电平时，缓冲器中的
双态模式。当OE为高电平的缓冲器是处于高
阻抗模式，但这并不与进入干涉
新数据进入锁存器。
真值表
输入
LE
H
H
L
X
OE
L
L
L
H
D
n
H
L
X
X
产量
O
n
H
L
O
n
（无变化）
Z
H
=
高电压电平
L
=
低电压电平
X
=
非物质
Z
=
高阻抗状态
逻辑图
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟。
www.fairchildsemi.com
2
74F373
物理尺寸
英寸（毫米），除非另有说明
20引脚小外形集成电路（ SOIC ） ， JEDEC MS- 013 ，宽0.300
包装数M20B
20引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
包装数量M20D
5
www.fairchildsemi.com
74F373八路透明锁存器带3态输出
1988年5月
修订后的2000年9月
74F373
八路透明锁存器具有三态输出
概述
该74F373包括八个锁存器具有三态输出
公交组织系统的应用。触发器
出现透明的数据时，锁存使能（ LE ）是
HIGH 。当LE为低电平，数据即满足设置
次被锁。数据出现在总线上，当输出
使能（OE ）为LOW 。当OE为高电平的总线输出是
高阻抗状态。
特点
s
八个锁存器在一个封装
s
总线接口3态输出
s
保证最低4000V的ESD保护
订购代码：
订单号
74F373SC
74F373SJ
74F373MSA
74F373PC
包装数
M20B
M20D
MSA20
N20A
包装说明
20引脚小外形集成电路（ SOIC ） ， JEDEC MS- 013 ，宽0.300
20引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
20引脚紧缩小型封装（ SSOP ） ， EIAJ TYPE II ， 5.3毫米宽
20引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ，宽0.300
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
逻辑符号
接线图
IEEE / IEC
2000仙童半导体公司
DS009523
www.fairchildsemi.com
74F373
单位装载/扇出
引脚名称
D
0
–D
7
LE
OE
O
0
–O
7
数据输入
锁存使能输入（高电平有效）
输出使能输入（低电平有效）
三态输出锁存器
描述
U.L.
HIGH / LOW
1.0/1.0
1.0/1.0
1.0/1.0
150/40 (33.3)
输入I
IH
/I
IL
输出I
OH
/I
OL
20
A/
0.6毫安
20
A/
0.6毫安
20
A/
0.6毫安
3毫安/ 24毫安（20 mA）的
功能说明
该74F373包含八个D型锁存器带3态
输出缓冲器。当锁存使能（ LE ）输入为高电平，
在D个数据
n
输入端进入锁存器。在此条件下
锁存器是透明的，也就是说，锁存器输出将改变
说明每一次的D输入的变化。当LE为低电平时，
锁存器存储，这是存在于D中的信息
输入高至低跳变之前的准备时间
的LE 。的三态缓冲器由所述输出控制
启用（ OE ）输入。当OE为低电平时，缓冲器中的
双态模式。当OE为高电平的缓冲器是处于高
阻抗模式，但这并不与进入干涉
新数据进入锁存器。
真值表
输入
LE
H
H
L
X
OE
L
L
L
H
D
n
H
L
X
X
产量
O
n
H
L
O
n
（无变化）
Z
H
=
高电压电平
L
=
低电压电平
X
=
非物质
Z
=
高阻抗状态
逻辑图
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟。
www.fairchildsemi.com
2
74F373
物理尺寸
英寸（毫米），除非另有说明
20引脚小外形集成电路（ SOIC ） ， JEDEC MS- 013 ，宽0.300
包装数M20B
5
www.fairchildsemi.com
QQ：2880707522 复制
