54F 74F283 4位二进制全加器与快速进
1994年11月
54F 74F283
4位二进制全加器与快速进
概述
的“ F283高速4位二进制全加器的内部
先行进位接受两个4位二进制字（A
0
–A
3
B
0
–B
3
）和一个进位输入（℃
0
），它产生的二进制和
输出（S
0
– S
3
）和进位输出（C
4
）从最
显著位的' F283将是主动的操作
高或低有效操作数（正或负逻辑）
特点
Y
保证最低4000V的ESD保护
广告
74F283PC
军事
包
数
N16E
包装说明
16引脚（ 0 300广角）模压双列直插式
16引脚的陶瓷双列直插
16引脚（ 0 150广角）模压小外形JEDEC
16引脚（ 0 300广角）模压小外形EIAJ
16引脚Cerpack
20引脚陶瓷无引线芯片载体C型
54F283DM （注2）
74F283SC （注1 ）
74F283SJ （注1 ）
54F283FM （注2）
54F283LL （注2）
J16A
M16A
M16D
W16A
E20A
注1
也可在13盘使用后缀设备
e
SCX和SJX
注2
军用级设备与环境和老化处理中使用的后缀
e
DMQB FMQB和LMQB
逻辑符号
连接图
引脚分配
对于DIP SOIC和Flatpak
引脚分配
对于LCC
TL F 9513-1
IEEE IEC
TL F 9513 - 2
TL F 9513 - 3
TL F 9513-4
TRI- STATE是美国国家半导体公司的注册商标。
C
1995年全国半导体公司
TL F 9513
RRD - B30M105印制在U S A
单位荷载扇出
54F 74F
引脚名称
描述
UL
高低
10 20
10 20
10 10
50 33 3
50 33 3
输入I
IH
I
IL
输出I
OH
I
OL
20
mA
b
1 2毫安
20
mA
b
1 2毫安
20
mA
b
0 6毫安
b
1毫安20毫安
b
1毫安20毫安
A
0
–A
3
B
0
–B
3
C
0
S
0
–S
3
C
4
一个操作数输入
B操作数输入
进位输入
输出总和
进位输出
功能说明
在' F283增加了两个4位二进制字（A ，B）和中
进来的进位（C
0
）二进制总和出现在求和
(S
0
– S
3
）和即将离任的进位（C
4
）输出二进制权重
的各种输入和输出由子表示
代表两个大国的脚本号
2
0
(A
0
a
B
0
a
C
0
)
a
2
1
(A
1
a
B
1
)
a
2
2
(A
2
a
B
2
)
a
2
3
(A
3
a
B
3
)
e
S
0
a
2S
1
a
4S
2
a
8S
3
a
16C
4
其中（
a
)
e
PLUS
交换等重量的输入不影响了选购
关合作这样，C
0
A
0
B
0
可以任意地分配给引脚
5 6和7的骤降和7 8和9的芯片载体封装
由于二进制文件的对称函数中添加了“ F283
既可以用于所有输入和高电平输出
（正逻辑）或与所有的输入和低电平输出
（负逻辑）查看
图1
注意，如果C
0
不使用它
必须连接低电平为高电平有效逻辑或并列为高电平
低电平有效
由于引脚限制中间的' F283的执行
不拿出用作输入或输出但是
其它装置可以被用来有效地插入一个进位或
带来一个进位输出从一个中间阶段
图2
示出了如何使一个3位加法器绑操作数输入
第四加法器（A
3
B
3
）低使得S
3
只依赖
上等于进从第三加法器使用某处
什么相同的原理
科幻gure 3
示出了分割的方式
的“ F283到2位和1位加法器的第三阶段
加法器（A
2
B
2
S
2
）仅仅是用来作为获得一个的手段
随身携带（C
10
）信号转换成第四级（通过甲
2
和B
2
）和
带出进从S中的第二阶段
2
记
即只要
2
和B
2
都是一样的，不管高或
低它们不影响S
2
同样，当一个
2
和B
2
都是一样进到第三阶段并没有十字形
ENCE的开展第三阶段
图4
显示甲
实现一个5输入的编码器，其中所述输入是外径
权重相等的接输出S
0
S
1
和S
2
呈现出bina-
Ry的数目等于输入的数量我
1
–I
5
这是真实的
图5
示出了实现一个5输入的一个方法中马
jority门当三个或多个输入我
1
–I
5
是真的
这两个输出
5
是真的
C
0
逻辑电平
高电平有效
低电平有效
L
0
1
A
0
L
0
1
A
1
H
1
0
A
2
L
0
1
A
3
H
1
0
B
0
H
1
0
B
1
L
0
1
B
2
L
0
1
B
3
H
1
0
S
0
H
1
0
S
1
H
1
0
S
2
L
0
1
S
3
L
0
1
C
4
H
1
0
高电平0
a
10
a
9
e
3
a
16
低电平有效1
a
5
a
6
e
12
a
0
图1高电平有效与低电平有效解读
2
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟
4
TL F 9513 - 9
逻辑图
74F283 4位二进制全加器与快速进
1988年4月
修订后的1999年8月
74F283
4位二进制全加器与快速进
概述
的74F283高速4位二进制全加器的内部
先行进位接受两个4位二进制字（A
0
–A
3
,
B
0
–B
3
）和一个进位输入（℃
0
） 。它生成的二进制和
输出（S
0
–S
3
）和进位输出（C
4
）从最
显著位。该74F283将是主动的操作
高或低有效操作数（正或负逻辑） 。
订购代码：
订单号
74F283SC
74F283SJ
74F283PC
包装数
M16A
M16D
N16E
包装说明
16引脚小外形集成电路（ SOIC ） ， JEDEC MS- 012 ， 0.150窄
16引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
16引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ，宽0.300
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
逻辑符号
接线图
IEEE / IEC
单位装载/扇出
引脚名称
A
0
–A
3
B
0
–B
3
C
0
S
0
–S
3
C
4
描述
一个操作数输入
B操作数输入
进位输入
输出总和
进位输出
U.L.
输入I
IH
/I
IL
20
A/1.2
mA
20
A/1.2
mA
20
A/0.6
mA
1
毫安/ 20毫安
1
毫安/ 20毫安
高/低输出I
OH
/I
OL
1.0/2.0
1.0/2.0
1.0/1.0
50/33.3
50/33.3
1999仙童半导体公司
DS009513
www.fairchildsemi.com
74F283
功能说明
该74F283增加了两个4位二进制字（A ，B）和中
进来的进位（C
0
） 。二进制和出现在求和
(S
0
–S
3
）和即将离任的进位（C
4
）输出。二进制权重
的各种输入和输出由子表示
脚本数字，代表两个大国。
2
0
(A
0
+
B
0
+
C
0
)
+
2
1
(A
1
+
B
1
)
+
2
2
(A
2
+
B
2
)
+
2
3
(A
3
+
B
3
)
=
S
0
+
2S
1
+
4S
2
+
8S
3
+
16C
4
其中， （ + ）
=
PLUS
交换等重量的投入，不影响
操作。这样，C
0
, A
0
, B
0
可以任意地分配给
销5 ，图6和7为DIPS ，和图7，图8和9为芯片载体
包。由于二进制加法函数的对称性，
该74F283既可以用于与所有的输入和输出
活性高（正逻辑）或与所有的输入和输出
活性低（负逻辑）。参见图1。请注意，如果C
0
is
没有使用过它必须连接到低电平为高电平有效逻辑或系
高为低电平有效。
由于销的限制，中间的携带
74F283没有拿出用作输入或输出。
C
0
逻辑电平
高电平有效
低电平有效
高电平： 0
+
10
+
9
=
3
+
16
然而，其它装置可以被用来有效地插入一个
带入或带了进，中间阶段。
图2示出了如何使一个3位加法器。捆绑中的操作数
和第四加法器的输入端（A
3
, B
3
）低使得S
3
只依赖于，并等于，进位从第三
加法器。使用有些相同的原理，图3示出了
的方式将所述74F283成2位和1位加法器的。
第三阶段加法器（A
2
, B
2
, S
2
）只是作为一个
意味着获得一个进位（C
10
）信号转换成第四级
（通过
2
和B
2
） ，实现了进位从第二
在S级
2
。请注意，只要一
2
和B
2
是相同的，
无论是高还是低，不影响S
2
。同样，
当一个
2
和B
2
是相同的进位到第三阶段
不影响开展第三阶段。图4
示出了实现一个5输入的编码器，其中的一个方法
在输入相同的权重。在接输出S
0
, S
1
和S
2
呈现的二进制数等于输入的数量我
1
–
I
5
这是真实的。图5示出implement-的一种方法
荷兰国际集团5输入的多数门。当三个或更多的
输入我
1
–I
5
为真，则输出M
5
是真实的。
A
0
L
0
1
A
1
H
1
0
A
2
L
0
1
A
3
H
1
0
B
0
H
1
0
B
1
L
0
1
B
2
L
0
1
B
3
H
1
0
S
0
H
1
0
S
1
H
1
0
S
2
L
0
1
S
3
L
0
1
C
4
H
1
0
L
0
1
低电平有效： 1
+
5
+
6
=
12
+
0
图1.活动HIGH与低电平有效解读
图2. 3-位加法器
图3 2位和1位加法器
图4： 5 ，输入编码器
图5.5输入多数门
www.fairchildsemi.com
2
74F283
逻辑图
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟。
3
www.fairchildsemi.com
74F283
物理尺寸
英寸（毫米），除非另有说明
16引脚小外形集成电路（ SOIC ） ， JEDEC MS- 012 ， 0.150窄
包装数M16A
16引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
包装数量M16D
5
www.fairchildsemi.com
飞利浦半导体
产品speci fi cation
4位二进制全加器与快速进
74F283
特点
高速4位加法
级联的4位增量
内部快速进位前瞻
描述
该74F283增加了两个4位二进制字（一个加BN）加
传入随身携带。二进制和出现在求和输出
（ Σ0 - Σ3 ）和即将离任的进位（C
OUT
）根据下式：
C
IN
+2
0
(A0+B0)+2
1
(A1+B1)+2
2
(A2+B2)+2
3
(A3+B3)
=Σ0+2Σ1+4Σ2+8Σ3+16C
OUT
其中， （+） =正
由于二进制加法函数的对称性， 74F283可以
以要么全部高有效的操作数（正逻辑）或与所有使用
低有效的操作数（负逻辑） 。参见功能表。在箱子
所有有效操作数低（负逻辑）的结果
Σ1–Σ4
和C
OUT
也应解释为低电平有效。带高电平输入，
C
IN
不能悬空;它必须保持为低电平时，没有“随身携带”是
意。交换等重量的投入，不影响
操作，从而A 0， B 0 ，C
IN
可以任意地分配给引脚5,6
如图7所示，等
由于销的限制，中间的74F283的携带不
带出用作输入或输出。然而，其它装置可以
用于有效地插入一个进位，或带一个进距离，一个
中间阶段。
引脚配置
Σ1
B1
A1
Σ0
A0
B0
C
IN
GND
1
2
3
4
5
6
7
8
16 V
CC
15 B2
14 A2
13
Σ2
12 A3
11
B3
10
Σ3
9
C
OUT
SF00852
TYPE
74F283
典型
传播
延迟
6.5ns
典型
电源电流
（总）
40mA
订购信息
描述
16引脚塑料DIP
16引脚塑料SO
商用系列
V
CC
= 5V
±10%,
T
AMB
= 0 ° C至+ 70°C
N74F283N
N74F283D
PKG DWG ＃
SOT38-4
SOT109-1
输入和输出负载和扇出表
引脚
A0 - A3
B0 - B3
C
IN
C
OUT
Σ0–Σ3
描述
一个操作数输入
B操作数输入
进位输入
进位输出
输出总和
74F(U.L.)
HIGH / LOW
1.0/2.0
1.0/2.0
1.0/1.0
50/33
50/33
负载值
HIGH / LOW
20A/1.2mA
20A/1.2mA
20A/0.6mA
1.0mA/20mA
1.0mA/20mA
注意：
一（ 1.0 ）快速机组负荷的定义是： 20μA的高状态， 0.6毫安在低状态。
逻辑符号
逻辑符号（ IEEE / IEC ）
5
0
P
3
Σ
6
2
15
11
4
1
13
10
7
CI
CO
9
3
Q
0
3
0
4
1
13
10
Σ
5
6
3
2
14 15 12 11
3
14
A0 B0 A1 A2 B1 B2 B3 A3
7
C
IN
Σ0
Σ1
Σ2
Σ3
C
OUT
9
12
V
CC
= 16针
= GND引脚8
SF00853
SF00854
1989年3月03
2
853-0364 95944
飞利浦半导体
产品speci fi cation
4位二进制全加器与快速进
74F283
图A显示了如何做一个3位加法器。追平操作数输入
第四加法器（ A3 ， B3 ）低品牌
Σ3
仅依赖于，并
等于，进位从第三加法器。有些使用相同
原则上，图B显示了分割74F283成一个2位的方式
和1位加法器。第三级加法器（ A2，B2，
Σ2)
被用作
意味着获得一个进位（C10）信号转换成第四级加法器的（通过
A2和B2 ）和带出的进位从第二级上
Σ2.
注意，只要是A2和B2是相同的，不论高或低，
它们不影响
Σ2.
类似地，当A2和B2是相同的，
进到第三阶段，不影响进位出
第三阶段。图C显示了实现一个5输入的方法
编码器，其中输入相同的权重。输出
Σ0, Σ1
和
Σ2
呈现的二进制数的输入I0 - I4是真实的。
图D显示了实现一个5输入多数门的一种方法。
当三个输入I0 - I4或多种情况，输出为M4
真实的。
应用
C10
L
A0 B0 A1 A2 B1 B2 B3 A3
C
IN
Σ0
Σ1
Σ2
Σ3
C3
C
OUT
C
IN
A0 B0 A1 B1
A10 B10
A0 B0 A1 A2 B1 B2 B3 A3
C
IN
Σ0
Σ1
Σ2
Σ3
C
OUT
C
11
Σ0
Σ1
C2
Σ10
A.
3位加法器
B.
2位和1位加法
I2
I0
I1
L
I3
I4
I0
I1
I2
I3
I4
A0 B0 A1 A2 B1 B2 B3 A3
C
IN
Σ0
Σ1
Σ2
Σ3
C
OUT
A0 B0 A1 A2 B1 B2 B3 A3
C
IN
Σ0
Σ1
Σ2
Σ3
C
OUT
2
0
2
1
2
2
C.
5输入编码器
D.
M4
5输入多数门
SF00856
1989年3月03
4
飞利浦半导体
产品speci fi cation
4位二进制全加器与快速进
74F283
绝对最大额定值
（操作超出列于该表中的限制，可能会损害设备的使用寿命。除非另有说明，这些限制是在
工作自由空气的温度范围内。 ）
符号
V
CC
V
IN
I
IN
V
OUT
I
OUT
T
AMB
T
英镑
电源电压
输入电压
输入电流
施加电压输出高输出状态
目前适用于输出低输出状态
工作自由空气的温度范围内
储存温度
参数
等级
-0.5到+7.0
-0.5到+7.0
-30至+5
-0.5到V
CC
40
0至+70
-65到+150
单位
V
V
mA
V
mA
°C
°C
推荐工作条件
符号
V
CC
V
IH
V
IL
I
IK
I
OH
I
OL
T
AMB
电源电压
高电平输入电压
低电平输入电压
输入钳位电流
高电平输出电流
低电平输出电流
工作自由空气的温度范围内
0
参数
范围
民
4.5
2.0
0.8
–18
–1
20
70
喃
5.0
最大
5.5
单位
V
V
V
mA
mA
mA
°C
DC电气特性
（在推荐工作的自由空气的温度范围内，除非另有说明。 ）
范围
符号
参数
测试条件
NO TAG
V
CC
=最小，V
IL
=最大
V
IH
=最小，我
OH
=最大
低电平
低电平输出电压
输入钳位电压
输入电流在最大输入电压
高层次的输入电流
低电平
低电平输入电流
C
IN
只
一，BN
输出短路电流
NO TAG
电源电流（总）
4
V
CC
=最小，V
IL
=最大
V
IH
=最小，我
OL
=最大
V
CC
=最小，我
I
= I
IK
V
CC
=最大，V
I
= 7.0V
V
CC
=最大，V
I
= 2.7V
V
CC
=最大，V
I
= 0 5V
最大
0.5V
V
CC
=最大
V
CC
=最大
–60
40
±10%V
CC
±5%V
CC
±10%V
CC
±5%V
CC
民
2.5
V
2.7
3.4
0.30
0.30
–0.73
0.50
V
0.50
–1.2
100
20
–0.6
–1.2
–150
55
V
A
A
mA
mA
mA
mA
典型值
NO TAG
最大
单位
V
O
OH
高位
高电平输出电压
V
O
OL
V
IK
I
I
I
IH
I
IL
I
OS
I
CC
注意事项：
1.对于显示为MIN和MAX的条件下，使用推荐的工作条件下指定适用的类型适当的值。
2.所有典型值是在V
CC
= 5V ，T
AMB
= 25°C.
3.不能有多于一个的输出应在同一时间被短路。为了测试我
OS
中，使用高速测试装置和/或采样和保持的
技术是优选的，以便最小化内部加热和更准确地反映工作值。否则，长时间短路
高输出可提高芯片的温度远高于正常，从而造成的无效读数等参数的测试。在任何
参数测试序列，我
OS
试验应在最后完成。
4. I
CC
应与所有输出打开并且满足以下条件进行测定：
条件1 ：接地所有输入
条件2 ：所有的B输入端低，其他输入在4.5V
条件3 ：所有输入为4.5V
1989年3月03
5
54F 74F283 4位二进制全加器与快速进
1994年11月
54F 74F283
4位二进制全加器与快速进
概述
的“ F283高速4位二进制全加器的内部
先行进位接受两个4位二进制字（A
0
–A
3
B
0
–B
3
）和一个进位输入（℃
0
），它产生的二进制和
输出（S
0
– S
3
）和进位输出（C
4
）从最
显著位的' F283将是主动的操作
高或低有效操作数（正或负逻辑）
特点
Y
保证最低4000V的ESD保护
广告
74F283PC
军事
包
数
N16E
包装说明
16引脚（ 0 300广角）模压双列直插式
16引脚的陶瓷双列直插
16引脚（ 0 150广角）模压小外形JEDEC
16引脚（ 0 300广角）模压小外形EIAJ
16引脚Cerpack
20引脚陶瓷无引线芯片载体C型
54F283DM （注2）
74F283SC （注1 ）
74F283SJ （注1 ）
54F283FM （注2）
54F283LL （注2）
J16A
M16A
M16D
W16A
E20A
注1
也可在13盘使用后缀设备
e
SCX和SJX
注2
军用级设备与环境和老化处理中使用的后缀
e
DMQB FMQB和LMQB
逻辑符号
连接图
引脚分配
对于DIP SOIC和Flatpak
引脚分配
对于LCC
TL F 9513-1
IEEE IEC
TL F 9513 - 2
TL F 9513 - 3
TL F 9513-4
TRI- STATE是美国国家半导体公司的注册商标。
C
1995年全国半导体公司
TL F 9513
RRD - B30M105印制在U S A
单位荷载扇出
54F 74F
引脚名称
描述
UL
高低
10 20
10 20
10 10
50 33 3
50 33 3
输入I
IH
I
IL
输出I
OH
I
OL
20
mA
b
1 2毫安
20
mA
b
1 2毫安
20
mA
b
0 6毫安
b
1毫安20毫安
b
1毫安20毫安
A
0
–A
3
B
0
–B
3
C
0
S
0
–S
3
C
4
一个操作数输入
B操作数输入
进位输入
输出总和
进位输出
功能说明
在' F283增加了两个4位二进制字（A ，B）和中
进来的进位（C
0
）二进制总和出现在求和
(S
0
– S
3
）和即将离任的进位（C
4
）输出二进制权重
的各种输入和输出由子表示
代表两个大国的脚本号
2
0
(A
0
a
B
0
a
C
0
)
a
2
1
(A
1
a
B
1
)
a
2
2
(A
2
a
B
2
)
a
2
3
(A
3
a
B
3
)
e
S
0
a
2S
1
a
4S
2
a
8S
3
a
16C
4
其中（
a
)
e
PLUS
交换等重量的输入不影响了选购
关合作这样，C
0
A
0
B
0
可以任意地分配给引脚
5 6和7的骤降和7 8和9的芯片载体封装
由于二进制文件的对称函数中添加了“ F283
既可以用于所有输入和高电平输出
（正逻辑）或与所有的输入和低电平输出
（负逻辑）查看
图1
注意，如果C
0
不使用它
必须连接低电平为高电平有效逻辑或并列为高电平
低电平有效
由于引脚限制中间的' F283的执行
不拿出用作输入或输出但是
其它装置可以被用来有效地插入一个进位或
带来一个进位输出从一个中间阶段
图2
示出了如何使一个3位加法器绑操作数输入
第四加法器（A
3
B
3
）低使得S
3
只依赖
上等于进从第三加法器使用某处
什么相同的原理
科幻gure 3
示出了分割的方式
的“ F283到2位和1位加法器的第三阶段
加法器（A
2
B
2
S
2
）仅仅是用来作为获得一个的手段
随身携带（C
10
）信号转换成第四级（通过甲
2
和B
2
）和
带出进从S中的第二阶段
2
记
即只要
2
和B
2
都是一样的，不管高或
低它们不影响S
2
同样，当一个
2
和B
2
都是一样进到第三阶段并没有十字形
ENCE的开展第三阶段
图4
显示甲
实现一个5输入的编码器，其中所述输入是外径
权重相等的接输出S
0
S
1
和S
2
呈现出bina-
Ry的数目等于输入的数量我
1
–I
5
这是真实的
图5
示出了实现一个5输入的一个方法中马
jority门当三个或多个输入我
1
–I
5
是真的
这两个输出
5
是真的
C
0
逻辑电平
高电平有效
低电平有效
L
0
1
A
0
L
0
1
A
1
H
1
0
A
2
L
0
1
A
3
H
1
0
B
0
H
1
0
B
1
L
0
1
B
2
L
0
1
B
3
H
1
0
S
0
H
1
0
S
1
H
1
0
S
2
L
0
1
S
3
L
0
1
C
4
H
1
0
高电平0
a
10
a
9
e
3
a
16
低电平有效1
a
5
a
6
e
12
a
0
图1高电平有效与低电平有效解读
2
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟
4
TL F 9513 - 9
逻辑图
QQ：2881677436 复制
