54F 74F253双路4输入多路复用器具有三态输出
1994年11月
54F 74F253
具有三态输出双路4输入多路复用器
概述
在' F253是一款双4输入多路复用器与TRI -STATE
输出可以从四个来源选择两个数据位
使用通用选择输入的输出可以是单独地
切换到高阻抗状态与一个高电平上的
相应的输出使能(OE )输入允许输出
与面向总线系统直接连接
特点
Y
Y
Y
多功能能力
非反相三态输出
保证最低4000V的ESD保护
广告
74F253PC
军事
包
数
N16E
包装说明
16引脚( 0 300广角)模压双列直插式
16引脚的陶瓷双列直插
16引脚( 0 150广角)模压小外形JEDEC
16引脚( 0 300广角)模压小外形EIAJ
16引脚Cerpack
20引脚陶瓷无引线芯片载体C型
54F253DM (注2)
74F253SC (注1 )
74F253SJ (注1 )
54F253FM (注2)
54F253LL (注2)
J16A
M16A
M16D
W16A
E20A
注1
也可在13盘使用后缀设备
e
SCX和SJX
注2
军用级设备与环境和老化处理中使用的后缀
e
DMQB FMQB和LMQB
逻辑符号
连接图
引脚分配
DIP SOIC和Flatpak
引脚分配
对于LCC
TL F 9505-3
IEEE IEC
TL F 9505 - 1
TL F 9505 - 2
TL F 9505-5
TRI- STATE是美国国家半导体公司的注册商标。
C
1995年全国半导体公司
TL F 9505
RRD - B30M75印制在U S A
单位荷载扇出
54F 74F
引脚名称
I
0a
–I
3a
I
0b
– I
3b
S
0
–S
1
OE
a
OE
b
Z
a
Z
b
描述
A面数据输入
B面数据输入
常见的选择输入
A侧输出使能输入(低电平有效)
B侧输出使能输入(低电平有效)
三态输出
UL
高低
10 10
10 10
10 10
10 10
10 10
150 40(33 3)
输入I
IH
I
IL
输出I
OH
I
OL
20
mA
b
0 6毫安
20
mA
b
0 6毫安
20
mA
b
0 6毫安
20
mA
b
0 6毫安
20
mA
b
0 6毫安
b
3毫安24毫安(20 mA)的
功能说明
该器件包含两个相同的4输入多路复用器与
三态输出,他们从四个来源中选择两个位
通过共同的选择输入选择(S
0
S
1
) 4 ,输入mul-
tiplexers有单独的输出使能( OE
a
OE
b
)输入
其中,当高电平强制输出为高阻抗
(高阻)状态,该设备是逻辑实现的
2极4位开关,其中所述开关的位置是
通过供给到两个选择的逻辑电平来确定
输入的逻辑方程的输出如下所示
Z
a
e
OE
a
(I
0a
S
1
S
0
a
I
1a
S
1
S
0
a
I
2a
S
1
S
0
a
I
3a
S
1
S
0
)
Z
b
e
OE
b
(I
0b
S
1
S
0
a
I
1b
S
1
S
0
a
I
2b
S
1
S
0
a
I
3b
S
1
S
0
)
如果三态器件的输出被连接在一起,所有的
但一个设备必须处于高阻抗状态,以避免
高电流将超出最大额定值DE-
签名者应确保输出使能信号,以三
状态的设备,其输出被连接在一起是否变形
签名,以便没有重叠
真值表
SELECT
输入
S
0
X
L
L
H
H
L
L
H
H
S
1
X
L
L
L
L
H
H
H
H
I
0
X
L
H
X
X
X
X
X
X
数据输入
I
1
X
X
X
L
H
X
X
X
X
I
2
X
X
X
X
X
L
H
X
X
I
3
X
X
X
X
X
X
X
L
H
产量
启用
OE
H
L
L
L
L
L
L
L
L
产量
Z
Z
L
H
L
H
L
H
L
H
地址输入S
0
和S
1
是共同的部分
H
e
高电压电平
L
e
低电压电平
X
e
非物质
Z
e
高阻抗
逻辑图
TL F 9505 - 4
请注意,该图仅用于逻辑操作的理解提供的,不应该被用来估计的传播延迟
2
订购信息
设备号被用于形成一个简化采购的代码,其中所述包类型和温度范围内是部分
定义如下
74F
温度范围:家庭
74F
e
广告
54F
e
军事
设备类型
封装代码
P
e
塑料DIP
D
e
陶瓷DIP
F
e
Flatpak
L
e
无引线芯片载体( LCC )
S
e
小外形封装SOIC JEDEC
SJ
e
小外形EIAJ SOIC
253
S
C
X
特殊变化
QB
e
军工级器件
环境和老化
处理
X
e
设备运13卷
温度范围
C
e
商用( 0℃至
a
70 C)
M
e
军事(
b
55 ℃
a
125 C)
物理尺寸
英寸(毫米)
20引脚陶瓷无引线芯片载体( L)
NS包装数E20A
5
74F253双路4输入多路复用器与3态输出
1988年4月
修订后的1999年8月
74F253
双路4输入多路复用器与3态输出
概述
该74F253是双4输入多路复用器与3态输出
放。它可以从四个来源使用选择两个数据位
常见的选择输入。该输出可以是单独地
切换到高阻抗状态与一个高电平上的
各自的输出使能(OE)输入端,从而使输出
与面向总线系统直接连接。
特点
s
多功能能力
s
非反相三态输出
订购代码:
订单号
74F253SC
74F253SJ
74F253PC
包装数
M16A
M16D
N16E
包装说明
16引脚小外形集成电路( SOIC ) , JEDEC MS- 012 , 0.150窄
16引脚小外形封装( SOP ) , EIAJ TYPE II , 5.3毫米宽
16引脚塑料双列直插式封装( PDIP ) , JEDEC MS- 001 ,宽0.300
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
逻辑符号
接线图
IEEE / IEC
1999仙童半导体公司
DS009505
www.fairchildsemi.com
74F253
单位装载/扇出
引脚名称
I
0a
–I
3a
I
0b
–I
3b
S
0
–S
1
OE
a
OE
b
Z
a
, Z
b
描述
A面数据输入
B面数据输入
常见的选择输入
A侧输出使能输入(低电平有效)
B侧输出使能输入(低电平有效)
三态输出
U.L.
HIGH / LOW
1.0/1.0
1.0/1.0
1.0/1.0
1.0/1.0
1.0/1.0
150/40(33.3)
输入I
IH
/I
IL
输出I
OH
/I
OL
20
A/0.6
mA
20
A/0.6
mA
20
A/0.6
mA
20
A/0.6
mA
20
A/0.6
mA
3
毫安/ 24毫安(20 mA)的
功能说明
该器件包含两个相同的4输入多路复用器与
三态输出。他们来自四个来源中选择两个位
通过共同的选择输入选择(S
0
, S
1
) 。 4输入
多路复用器具有单独的输出使能( OE
a
, OE
b
)
输入端,当HIGH ,强制输出为高
阻抗(High Z)状态。此设备是逻辑imple-
一个2极, 4位开关,其中,所述位置的心理状态
该开关是由供给到逻辑电平来确定
这两个选择输入。逻辑方程输出
如下所示:
Z
a
=
OE
a
(I
0a
S
1
S
0
+
I
1a
S
1
S
0
+
I
2a
S
1
S
0
+
I
3a
S
1
S
0
)
Z
b
=
OE
b
(I
0b
S
1
S
0
+
I
1b
S
1
S
0
+
I
2b
S
1
S
0
+
I
3b
S
1
S
0
)
如果三态器件的输出被连接在一起,但所有
一个设备必须处于高阻抗状态,以避免
高电流将超出最大额定值。
设计人员应确保输出使能信号, 3-
态器件,其输出被连接在一起的
设计成使得不存在重叠。
真值表
SELECT
数据输入
输入
S
0
X
L
L
H
H
L
L
H
H
S
1
X
L
L
L
L
H
H
H
H
I
0
X
L
H
X
X
X
X
X
X
I
1
X
X
X
L
H
X
X
X
X
I
2
X
X
X
X
X
L
H
X
X
I
3
X
X
X
X
X
X
X
L
H
启用
OE
H
L
L
L
L
L
L
L
L
Z
Z
L
H
L
H
L
H
L
H
产量
产量
地址输入S
0
和S
1
是共同的部分。
H
=
高电压电平
L
=
低电压电平
X
=
非物质
Z
=
高阻抗
逻辑图
请注意,该图仅用于逻辑操作的理解提供的,不应该被用来估计的传播延迟。
www.fairchildsemi.com
2
74F253
物理尺寸
英寸(毫米),除非另有说明
16引脚小外形集成电路( SOIC ) , JEDEC MS- 012 , 0.150窄
包装数M16A
16引脚小外形封装( SOP ) , EIAJ TYPE II , 5.3毫米宽
包装数量M16D
5
www.fairchildsemi.com
74F253双路4输入多路复用器与3态输出
1988年4月
修订后的2000年9月
74F253
双路4输入多路复用器与3态输出
概述
该74F253是双4输入多路复用器与3态输出
放。它可以从四个来源使用选择两个数据位
常见的选择输入。该输出可以是单独地
切换到高阻抗状态与一个高电平上的
各自的输出使能(OE)输入端,从而使输出
与面向总线系统直接连接。
特点
s
多功能能力
s
非反相三态输出
订购代码:
订单号
74F253SC
74F253SJ
74F253PC
包装数
M16A
M16D
N16E
包装说明
16引脚小外形集成电路( SOIC ) , JEDEC MS- 012 , 0.150窄
16引脚小外形封装( SOP ) , EIAJ TYPE II , 5.3毫米宽
16引脚塑料双列直插式封装( PDIP ) , JEDEC MS- 001 ,宽0.300
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
逻辑符号
接线图
IEEE / IEC
2000仙童半导体公司
DS009505
www.fairchildsemi.com
74F253
单位装载/扇出
引脚名称
I
0a
–I
3a
I
0b
–I
3b
S
0
–S
1
OE
a
OE
b
Z
a
, Z
b
描述
A面数据输入
B面数据输入
常见的选择输入
A侧输出使能输入(低电平有效)
B侧输出使能输入(低电平有效)
三态输出
U.L.
HIGH / LOW
1.0/1.0
1.0/1.0
1.0/1.0
1.0/1.0
1.0/1.0
150/40(33.3)
输入I
IH
/I
IL
输出I
OH
/I
OL
20
A/
0.6毫安
20
A/
0.6毫安
20
A/
0.6毫安
20
A/
0.6毫安
20
A/
0.6毫安
3毫安/ 24毫安(20 mA)的
功能说明
该器件包含两个相同的4输入多路复用器与
三态输出。他们来自四个来源中选择两个位
通过共同的选择输入选择(S
0
, S
1
) 。 4输入
多路复用器具有单独的输出使能( OE
a
, OE
b
)
输入端,当HIGH ,强制输出为高
阻抗(High Z)状态。此设备是逻辑imple-
一个2极, 4位开关,其中,所述位置的心理状态
该开关是由供给到逻辑电平来确定
这两个选择输入。逻辑方程输出
如下所示:
Z
a
=
OE
a
(I
0a
S
1
S
0
+
I
1a
S
1
S
0
+
I
2a
S
1
S
0
+
I
3a
S
1
S
0
)
Z
b
=
OE
b
(I
0b
S
1
S
0
+
I
1b
S
1
S
0
+
I
2b
S
1
S
0
+
I
3b
S
1
S
0
)
如果三态器件的输出被连接在一起,但所有
一个设备必须处于高阻抗状态,以避免
高电流将超出最大额定值。
设计人员应确保输出使能信号
三态器件,其输出被连接在一起的
设计成使得不存在重叠。
真值表
SELECT
输入
S
0
X
L
L
H
H
L
L
H
H
S
1
X
L
L
L
L
H
H
H
H
I
0
X
L
H
X
X
X
X
X
X
数据输入
I
1
X
X
X
L
H
X
X
X
X
I
2
X
X
X
X
X
L
H
X
X
I
3
X
X
X
X
X
X
X
L
H
产量
启用
OE
H
L
L
L
L
L
L
L
L
产量
Z
Z
L
H
L
H
L
H
L
H
地址输入S
0
和S
1
是共同的部分。
H
=
高电压电平
L
=
低电压电平
X
=
非物质
Z
=
高阻抗
逻辑图
请注意,该图仅用于逻辑操作的理解提供的,不应该被用来估计的传播延迟。
www.fairchildsemi.com
2
74F253
物理尺寸
英寸(毫米),除非另有说明
16引脚小外形集成电路( SOIC ) , JEDEC MS- 012 , 0.150窄
包装数M16A
5
www.fairchildsemi.com