飞利浦半导体FAST产品
初步speci fi cation
16
×
4同步FIFO （三态）
74F224
特点
输出
独立的同步输入和
组织为4位16字
DC至50MHz的数据传输速率
三态输出
级联的字宽和深度
方向
典型
供应
当前
（总）
90mA
描述
这64位活跃的元素先入先出
（先进先出）是单片肖特基钳位
晶体管 - 晶体管逻辑（ STLL ）阵列
组织为每个4位的16个字。一
使用74F224可以是存储器系统
轻松扩展15米+ 1个字的整数倍
或4n个比特，或二者（其中n是数
水平排列的包） 。
但是，外部选通是必需的（见
图1）。对于使用74F224不再言语，
的第一列的包的IR信号和
或最后列的包信号必须
相与正确synchronization.The
由一个单一的输入控制的三态输出
（ OE ）进行总线连接和复用
容易。
TYPE
典型
f
最大
50MHz
74F224
订购信息
订货编号
描述
商用系列
V
CC
= 5V
±
10%, T
AMB
= 0
°
C至+70
°
C
16引脚塑料双列直插封装
16引脚塑料小外形大
N74F224N
N74F224D
0406C
0171B
图号
输入和输出负载和风扇输出表
引脚
LDCP
D0 – D3
OE
UNCP
MR
IR
Q0 – Q3
负载时钟输入
数据输入
输出使能输入（高电平有效）
卸载时钟输入
主复位输入（低电平有效）
输入输出做好准备
数据输出
描述
74F （ U.L. ）
HIGH / LOW
1.0/1.0
1.0/1.0
1.0/1.0
1.0/1.0
1.0/1.0
50/33
50/33
50/33
负载值
HIGH / LOW
20A/0.6mA
20A/0.6mA
20A/0.6mA
20A/0.6mA
20A/0.6mA
1.0mA/20mA
1.0mA/20mA
1.0mA/20mA
OR
输出就绪输出
请注意，以输入和输出负载和扇出表
1.一（ 1.0 ）快速机组负荷的定义是： 20μA的高状态， 0.6毫安在低状态。
引脚配置
逻辑符号
4
5
6 7
IED / IEEE符号
FIFO 16× 4
1
9
EN5
CT=0
CT<0
CTR
＆放大器;
+/C1
Z2
CT>0
15
4
1D
5
＆放大器;
- CT = 0
2
Z3
＆放大器;
V4
4,5
13
12
13
10
2
3
2
14
OE 1
IR
2
16
15
14
13
12
11
10
9
V
CC
UNCP
OR
Q0
Q1
Q2
Q3
13 12 11 10 2 14
MR
V
CC
= 16 PIN
GND = 8 PIN
1
13
3
9
OE
UNCP
LDCP
MR
Q0 Q1 ，Q2，Q3 IR或
D0 D1 D2 D3
LDCP 3
D0
D1
D2
D3
GND
4
5
6
7
8
3
6
7
1990年9月7日
1
QQ：2880707522 复制
