54F 74F193向上向下二进制计数器具有独立向上向下钟
1994年11月
54F 74F193向上向下二进制计数器
具有独立向上向下钟
概述
在' F193是一个上下模16进制计数器另行
速度递增计数和递减计数时钟的使用和
无论是计数模式的电路同步运行
的输出同步地改变状态与低到
在时钟输入高电平跳变单独的终端
正数和终端倒计时提供输出
被用作时钟的后续阶段，而不
额外的逻辑，从而简化多级计数器的设计
个人预置输入允许该电路被用作一个
可编程计数器两者并联负载（ PL）与
主复位（ MR）输入异步覆盖
钟
特点
Y
保证最低4000V的ESD保护
广告
74F193PC
军事
包
数
N16E
包装说明
16引脚（ 0 300广角）模压双列直插式
16引脚的陶瓷双列直插
16引脚（ 0 150广角）模压小外形JEDEC
16引脚（ 0 300广角）模压小外形EIAJ
16引脚Cerpack
20引脚陶瓷无引线芯片载体C型
54F193DM （注2）
74F193SC （注1 ）
74F193SJ （注1 ）
54F193FM （注2）
54F193LM （注2）
J16A
M16A
M16D
W16A
E20A
注1
也可在13盘使用后缀设备
e
SCX和SJX
注2
军用级设备与环境和老化处理中使用的后缀
e
DMQB FMQB和LMQB
逻辑符号
连接图
引脚分配
对于DIP SOIC和Flatpak
引脚分配
对于LCC
TL F 9497-1
IEEE IEC
TL F 9497 - 2
TL F 9497 - 3
TL F 9497-4
TRI- STATE是美国国家半导体公司的注册商标。
C
1995年全国半导体公司
TL F 9497
RRD - B30M75印制在U S A
单位荷载扇出
54F 74F
引脚名称
描述
UL
输入I
IH
I
IL
高低电平输出I
OH
I
OL
10 30
10 30
10 10
10 10
10 10
50 33 3
50 33 3
50 33 3
20
mA
b
1 8毫安
20
mA
b
1 8毫安
20
mA
b
0 6毫安
20
mA
b
0 6毫安
20
mA
b
0 6毫安
b
1毫安20毫安
b
1毫安20毫安
b
1毫安20毫安
CP
U
CP
D
MR
PL
P
0
– P
3
Q
0
– Q
3
TC
D
TC
U
计数时钟输入（上升沿）
倒计时时钟输入（上升沿）
异步主复位输入（高电平有效）
异步并行加载输入（低电平有效）
并行数据输入
FL IP- FL运算输出
终端倒计时（借）输出（低电平有效）
终端数（进位）输出（低电平有效）
功能说明
在' F193是一个4位二进制同步上下（ revers-
IBLE ）对抗它包含四个边沿触发触发器与
内部选通和控制逻辑，提供主复位
个人预置计数和向下计数操作
在CP输入的低电平至高电平转换到每个触发器
使输出改变状态同步开关
相对于波纹计数由驱动所述取得
所有阶段，从一个共同的计数线转向门
和常见的倒计时线，从而使所有国家
变化可以同时发起一个低到高
在正数输入转换会提前数由
在倒计数输入一个类似的转变DE-会
由一个折痕的数量，同时用一个时钟计数IN-
把其他应保持高电平作为指示
功能表
终端数（ TC
U
）和终端倒计时
（ TC
D
）输出通常是高电平时，电路
达到最大计数状态15下一个高到
伯爵LOW过渡截至时钟会造成TC
U
去
低TC
U
将保持在低水平，直到CP
U
变为高电平从而再次
有效地重复着向上计数时钟，而是延迟了
2门延迟同样的TC
D
输出将变为低电平时，
电路处于零状态，倒计时钟
云很低的，因为TC重复输出时钟波形
它们可以被用来作为时钟输入信号的形式
接下来的高阶电路多级计数器
TC
U
e
Q
0
Q
1
Q
2
Q
3
CP
U
TC
D
e
Q
0
Q
1
Q
2
Q
3
CP
D
在' F193具有异步并行负载能力per-
mitting计数器预置当并行加载
（ PL ）和主复位（ MR）输入为低电平信息
化上存在并行数据输入（P
0
– P
3
）加载
入计数器并出现在输出端不管
时钟的输入条件下的高信号
主复位输入将禁用预设门覆盖
这两个时钟输入和锁存状态为低电平每个Q输出
如果时钟输入中的一个为低时和复位后或
负载运转下一次低到高的跳变
时钟将被解释为一个合法的信号和将
计
功能表
MR
H
L
L
L
L
PL
X
L
H
H
H
CP
U
X
X
H
L
H
CP
D
X
X
H
H
L
模式
复位（ ASYN ）
预设（ ASYN ）
没有变化
计数
倒计时
H
e
高电压电平
L
e
低电压电平
X
e
非物质
L
e
低到高时钟转换
状态图
TL F 9497 - 5
2
逻辑图
TL F 9497 - 6
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟
3
74F193向上/向下二进制计数器具有独立向上/向下时钟
1988年4月
修订后的1999年7月
74F193
UP / DOWN二进制计数器具有独立UP / DOWN CLOCKS
概述
该74F193是一个上/下模16的二进制计数器。 Sep-
独的正数和倒数时钟的使用，并在
无论是计数模式的电路同步工作。
的输出同步地改变状态与低到
高转换的时钟输入。单独的终端
正数和终端倒计时提供输出
被用作时钟的后续阶段，而不
额外的逻辑，从而简化了多级计数器的设计。
个人预置输入允许该电路被用作一个
可编程计数器。两个并联负载（ PL）与
主复位（ MR）输入异步覆盖
时钟。
订购代码：
订单号
74F193SC
74F193SJ
74F193PC
包装数
M16A
M16D
N16E
包装说明
16引脚小外形集成电路（ SOIC ） ， JEDEC MS- 012 ， 0.150 “窄体
16引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
16引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ， 0.300 “宽
在磁带和卷轴可用的设备也。通过附加后缀字母“X”的订货代码指定。
逻辑符号
接线图
IEEE / IEC
1999仙童半导体公司
DS009497
www.fairchildsemi.com
74F193
单位装载/扇出
U.L.
引脚名称
CP
U
CP
D
MR
PL
P
0
–P
3
Q
0
–Q
3
TC
D
TC
U
描述
HIGH / LOW
计数时钟输入（上升沿）
倒计时时钟输入（上升沿）
异步主复位输入（高电平有效）
异步并行加载输入（低电平有效）
并行数据输入
FL IP- FL运算输出
终端倒计时（借）输出（低电平有效）
终端数（进位）输出（低电平有效）
1.0/3.0
1.0/3.0
1.0/1.0
1.0/1.0
1.0/1.0
50/33.3
50/33.3
50/33.3
输入I
IH
/I
IL
输出I
OH
/I
OL
20
A/1.8
mA
20
A/1.8
mA
20
A/0.6
mA
20
A/0.6
mA
20
A/0.6
mA
1
毫安/ 20毫安
1
毫安/ 20毫安
1
毫安/ 20毫安
功能说明
该74F193是一个4位二进制同步加/减（ revers-
IBLE ）计数器。它包含四个边沿触发的触发器，以
内部选通和控制逻辑，提供主复位，
个人预置，计数和向下计数操作。
在CP输入的低电平至高电平转换到每个触发器
使输出改变状态。同步切换，
相对于波纹计数，通过驱动实现
所有阶段，从一个共同的计数线转向门
和常见的倒计时线，从而使所有国家
改变被同时启动。一个由低到高电平
在正数输入转换会提前数由
1 ;在倒计数输入一个类似的过渡
减少一个计数。虽然有一个时钟计数
输入，所述其他应保持高电平，如在所示
功能表。
终端数（ TC
U
）和终端倒计时
（ TC
D
）输出通常为高。当该电路具有
达到最大计数状态15 ，下高到
伯爵LOW过渡截至时钟会造成TC
U
去
低。 TC
U
将保持在低水平，直到CP
U
再次变为高电平，从而
有效重复计数时钟，而是延迟了
2门延迟。类似地，在TC
D
输出变为低电平
当电路处于零状态和向下计数
时钟变低。由于TC输出重复的时钟
波形，它们可以被用来作为时钟输入信号，以
下一个较高的顺序电路在多级计数器。
TC
U
=
Q
0
Q
1
Q
2
Q
3
CP
U
TC
D
=
Q
0
Q
1
Q
2
Q
3
CP
D
该74F193有一个异步并行负载能力
允许该计数器被预置。当并行加载
（ PL ）和主复位（ MR）输入为低电平，信息
化上存在并行数据输入（P
0
–P
3
）加载
入计数器并出现在输出端不管
的时钟输入端的条件。在高信号
主复位输入将禁用预设门，覆盖
这两个时钟输入，并锁定每个Q输出低电平
状态。如果时钟输入中的一个为低电平期间和之后一
复位或负荷运转时，下一个低到高的跳变
该时钟将被解释为一个合法的信号和意愿
被计算在内。
功能表
MR
H
L
L
L
L
PL
X
L
H
H
H
CP
U
X
X
CP
D
X
X
H
模式
复位（ ASYN 。 ）
预设（ ASYN 。 ）
没有变化
计数
倒计时
H
H
H
H
=
高电压电平
L
=
低电压电平
X
=
非物质
=
低到高时钟转换
状态图
www.fairchildsemi.com
2
74F193
逻辑图
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟。
3
www.fairchildsemi.com
74F193向上/向下二进制计数器具有独立向上/向下时钟
1988年4月
修订后的2000年9月
74F193
UP / DOWN二进制计数器具有独立UP / DOWN CLOCKS
概述
该74F193是一个上/下模16的二进制计数器。 Sep-
独的正数和倒数时钟的使用，并在
无论是计数模式的电路同步工作。
的输出同步地改变状态与低到
高转换的时钟输入。单独的终端
正数和终端倒计时提供输出
被用作时钟的后续阶段，而不
额外的逻辑，从而简化了多级计数器的设计。
个人预置输入允许该电路被用作一个
可编程计数器。两个并联负载（ PL）与
主复位（ MR）输入异步覆盖
时钟。
订购代码：
订单号
74F193SC
74F193SJ
（注1 ）
74F193PC
包装数
M16A
M16D
N16E
包装说明
16引脚小外形集成电路（ SOIC ） ， JEDEC MS- 012 ， 0.150窄
16引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
16引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ，宽0.300
在磁带和卷轴可用的设备也。通过附加后缀字母“X”的订货代码指定。
注1 ：
在磁带和卷轴没有可用的设备。
逻辑符号
接线图
IEEE / IEC
2000仙童半导体公司
DS009497
www.fairchildsemi.com
74F193
单位装载/扇出
U.L.
引脚名称
CP
U
CP
D
MR
PL
P
0
–P
3
Q
0
–Q
3
TC
D
TC
U
描述
HIGH / LOW
计数时钟输入（上升沿）
倒计时时钟输入（上升沿）
异步主复位输入（高电平有效）
异步并行加载输入（低电平有效）
并行数据输入
FL IP- FL运算输出
终端倒计时（借）输出（低电平有效）
终端数（进位）输出（低电平有效）
1.0/3.0
1.0/3.0
1.0/1.0
1.0/1.0
1.0/1.0
50/33.3
50/33.3
50/33.3
输入I
IH
/I
IL
输出I
OH
/I
OL
20
A/
1.8毫安
20
A/
1.8毫安
20
A/
0.6毫安
20
A/
0.6毫安
20
A/
0.6毫安
1毫安/ 20毫安
1毫安/ 20毫安
1毫安/ 20毫安
功能说明
该74F193是一个4位二进制同步加/减（ revers-
IBLE ）计数器。它包含四个边沿触发的触发器，以
内部选通和控制逻辑，提供主复位，
个人预置，计数和向下计数操作。
在CP输入的低电平至高电平转换到每个触发器
使输出改变状态。同步切换，
相对于波纹计数，通过驱动实现
所有阶段，从一个共同的计数线转向门
和常见的倒计时线，从而使所有国家
改变被同时启动。一个由低到高电平
在正数输入转换会提前数由
1 ;在倒计数输入一个类似的过渡
减少一个计数。虽然有一个时钟计数
输入，所述其他应保持高电平，如在所示
功能表。
终端数（ TC
U
）和终端倒计时
（ TC
D
）输出通常为高。当该电路具有
达到最大计数状态15 ，下高到
伯爵LOW过渡截至时钟会造成TC
U
去
低。 TC
U
将保持在低水平，直到CP
U
再次变为高电平，从而
有效重复计数时钟，而是延迟了
2门延迟。类似地，在TC
D
输出变为低电平
当电路处于零状态和向下计数
时钟变低。由于TC输出重复的时钟
波形，它们可以被用来作为时钟输入信号，以
下一个较高的顺序电路在多级计数器。
TC
U
=
Q
0
Q
1
Q
2
Q
3
CP
U
TC
D
=
Q
0
Q
1
Q
2
Q
3
CP
D
该74F193有一个异步并行负载能力
允许该计数器被预置。当并行加载
（ PL ）和主复位（ MR）输入为低电平，信息
化上存在并行数据输入（P
0
–P
3
）加载
入计数器并出现在输出端不管
的时钟输入端的条件。在高信号
主复位输入将禁用预设门，覆盖
这两个时钟输入，并锁定每个Q输出低电平
状态。如果时钟输入中的一个为低电平期间和之后一
复位或负荷运转时，下一个低到高的跳变
该时钟将被解释为一个合法的信号和意愿
被计算在内。
功能表
MR
H
L
L
L
L
PL
X
L
H
H
H
CP
U
X
X
CP
D
X
X
H
模式
复位（ ASYN 。 ）
预设（ ASYN 。 ）
没有变化
计数
倒计时
H
H
H
H
=
高电压电平
L
=
低电压电平
X
=
非物质
=
低到高时钟转换
状态图
www.fairchildsemi.com
2
74F193
逻辑图
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟。
3
www.fairchildsemi.com
QQ：2881677436 复制
