74F181 4位算术逻辑单元
1988年4月
修订后的2000年9月
74F181
4位算术逻辑单元
概述
该74F181是一个4位的算术逻辑单元（ ALU ），它可以
两个VARI-执行所有可能的16个逻辑运算
冷杉和各种算术运算。这是快40 ％
比肖特基ALU ，仅消耗30 ％之多
力。
特点
s
全超前于高速运算上
长字
订购代码：
订单号
74F181SC
74F181PC
74F181SPC
包装数
M24B
N24A
N24C
包装说明
24引脚小外形集成电路（ SOIC ） ， JEDEC MS- 013 ，宽0.300
24引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 011 ，宽0.600
24引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ，宽0.300
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
逻辑符号
高电平有效操作数
接线图
低电平有效操作数
IEEE / IEC
2000仙童半导体公司
DS009491
www.fairchildsemi.com
74F181
单位装载/扇出
U.L.
引脚名称
A
0
–A
3
B
0
–B
3
S
0
–S
3
M
C
n
F
0
–F
3
A
=
B
G
P
C
n
+
4
注1 ：
OC-集电极开路
描述
HIGH / LOW
一个操作数输入（低电平有效）
B操作数输入（低电平有效）
功能选择输入
模式控制输入
进位输入
功能输出（低电平有效）
比较器输出
卡里生成输出（低电平有效）
进位传送输出（低电平有效）
进位输出
1.0/3.0
1.0/3.0
1.0/4.0
1.0/1.0
1.0/5.0
50/33.3
OC （注1 ） /33.3
50/33.3
50/33.3
50/33.3
输入I
IH
/I
IL
输出I
OH
/I
OL
20
A/
1.8毫安
20
A/
1.8毫安
20
A/
2.4毫安
20
A/
0.6毫安
20
A/
3.0毫安
1毫安/ 20毫安
（注1 ） / 20毫安
1毫安/ 20毫安
1毫安/ 20毫安
1毫安/ 20毫安
功能说明
该74F181是一个4位高速并行运算逻辑
单元（ALU） 。由四个功能选择输入控制
(S
0
–S
3
）和模式控制输入（M），它可以执行所有
16个可能的逻辑运算或16个不同的算法
操作上高有效或低的操作数。该
功能表列出了这些操作。
当模式控制输入（M ）为高电平时，所有内部CAR-
里斯是抑制和设备进行逻辑运算
上的各个位所列。当模式控制
输入为LOW时，携带被启用，并且设备per-
上形成的两个4位字的算术运算。该
器件集成了完整的内部先行进位和亲
志愿组织为任一脉动进位使用的设备之间
C
n
+
4
输出，或者包间先行进位
使用信号P（卡里传播）和G （进Gener-
吃了） 。在添加模式中， P表示F是15或更多，
而G表示F是16或更多。在减法模式
P表示F是零或更小，而G表示F是
小于零。 P和G不受进位。当
速度要求不严格， 74F181可以
通过将用于一个简单的脉动进位模式
进位输出（C
n
+
4）信号到所述进位输入端（C
n
）的
下一个单元。对于高速操作的装置用在
与先行进位电路一起。一进looka-
头包需要对每个组的4 74F181
设备。先行进位可以在各个层次提供
并在极长的单词提供高速性能
长度。
在A
=
从设备输出B变为高电平时，所有四个
F输出为高电平，并且可以被用于指示逻辑
等价超过4位时，该单元是在减
模式。在A
=
B输出为集电极开路，并可以通过有线
与其他一
=
B输出，得到一个比较
多于四个比特。在A
=
乙信号也可以与使用
了C
n+4
信号以指示
＆ GT ;
B和A
＆ LT ;
B.
功能表列出了算术运算
无进位执行。传入的套利加一
到的每个操作。因此，选择代码LHHL生成
减B减1 （二进制补码表示法）无进位
并产生减B时，进位应用。
由于减法是通过互为实际执行
tary除（ 1的补） ，一个执行机构借贷。
因此，当没有下溢的进位产生和
当有溢没有进位产生。由于indi-
cated ，该设备可以与任何低电平有效使用
投入生产低电平有效输出或具有高电平有效
投入生产高电平输出。对于这两种情况下的
表列出了被执行，运行和文的操作
阿富汗国家发展战略的标记符号逻辑里面。
www.fairchildsemi.com
2
74F181
逻辑图
p
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟。
5
www.fairchildsemi.com
QQ：2881677436 复制
