添加收藏夹  设为首页  深圳服务热线:13751165337  13692101218
51电子网联系电话:13751165337
位置:首页 > IC型号导航 > 首字符7型号页 > 首字符7的型号第261页 > 74F181SC
54F 74F181 4位算术逻辑单元
1995年8月
54F 74F181
4位算术逻辑单元
概述
在' F181是一个4位算术逻辑单元( ALU ),它可以
对两个变量进行所有可能的16个逻辑运算
以及各种算术运算的,它比快40 %
肖特基ALU ,仅消耗30 %之多电源
特点
Y
Y
全超前于高速运算上
长字
保证最低4000V的ESD保护
广告
74F181PC
74F181SPC
军事
N24A
N24C
包装说明
24引脚( 0 600广角)模压双列直插式
24引脚( 0 300广角)模压双列直插式
24引脚陶瓷双列直插式
24引脚( 0 300 )陶瓷双列直插式
24引脚( 0 300 )模压小外形JEDEC
24引脚Cerpack
24引脚陶瓷无引线芯片载体C型
54F181DM (注2)
54F181SDM (注2)
74F181SC (注1 )
54F181FM (注2)
54F181LM (注2)
注1
也可在13盘使用后缀设备
e
SCX
J24A
J24F
M24B
W24C
E28A
注2
军用级设备与环境和老化处理中使用的后缀
e
DMQB FMQB和LMQB
连接图
引脚分配
对于DIP SOIC和Flatpak
引脚分配
对于LCC
TL F 9491 - 2
TL F 9491 - 1
TRI- STATE是美国国家半导体公司的注册商标。
C
1995年全国半导体公司
TL F 9491
RRD - B30M105印制在U S A
逻辑符号
高电平有效操作数
低电平有效操作数
IEEE IEC
TL F 9491- 3
TL F 9491 - 4
单位荷载扇出
54F 74F
引脚名称
描述
UL
输入I
IH
I
IL
高低电平输出I
OH
I
OL
10 30
10 30
10 40
10 10
10 50
50 33 3
OC 33 3
50 33 3
50 33 3
50 33 3
20
mA
b
1 8毫安
20
mA
b
1 8毫安
20
mA
b
2 4毫安
20
mA
b
0 6毫安
20
mA
b
3 0毫安
b
1毫安20毫安
20毫安
b
1毫安20毫安
b
1毫安20毫安
b
1毫安20毫安
TL F 9491 - 10
A
0
– A
3
B
0
– B
3
S
0
–S
3
M
C
n
F
0
– F
3
A
e
B
G
P
C
n
a
4
一个操作数输入(低电平有效)
B操作数输入(低电平有效)
功能选择输入
模式控制输入
进位输入
功能输出(低电平有效)
比较器输出
卡里生成输出(低电平有效)
进位传送输出(低电平有效)
进位输出
OC-集电极开路
功能说明
在' F181是一款4位高速并行运算逻辑
( ALU)所控制的四个功能选择输入单元
(S
0
– S
3
)和模式控制输入(M ),它可以执行所有
16个可能的逻辑运算或16个不同的算法
在高有效或低运算操作的
功能表列出了这些操作
当模式控制输入(M )为高电平所有内部CAR-
里斯是抑制和设备进行逻辑运算
在各个位列出当模式控制输入
为低电平时,携带启用和设备执行
上的两个4位字的装置,算术运算
集成了完整的内部先行进位,并为
无论是使用C设备之间进行波动
n
a
4
产量
或包间先行进位使用的信号
P(进位传送)和G (进生成),在添加
模式P表示F是15或更多,而G表示
F是16个或更多。在减法模式P表示了f
是零或更小,而G表示F是小于零P
和G不受进位时的速度要求一
ments不严谨的“ F181能够以简单的使用
通过连接进位输出纹波进位模式(C
n
a
4)
信号的输入进位(C
n
)的下一个单元对于高速
操作该装置结合使用的进位还要寻
未来电路的一种先行进位包是必需的
每个组的4 ' F181设备卡里超前可以
提供多层次,提供高速性能
在极长的字长
在A
e
从设备输出B变为高电平时,所有的四架F
输出为高电平,并且可以被用于指示逻辑等价
住口了四位当本机在减法模式
在A
e
B输出为集电极开路,可有线和
与其他一
e
B输出,得到的比较多
四位一
e
乙信号也可以与C中使用
n
a
4
信号以指示
l
B和A
k
B
功能表列出了算术运算
无进位的传入随身携带进行加一
每一个操作。因此选择代码LHHL生成
减B减1 (二进制补码表示法)无进位
并产生减B时,进位应用如下─
实际上是相辅相成的事业进行减法
除了( 1的补),因此一个一个落实手段借
当没有下溢的无进位进位产生
当出现下溢,生成如图所示DE-这
副可以与任一低电平输入生产使用
低电平有效输出或高电平输入生产
高电平输出对于在任一情况下表列出中的操作数
执行到标记内的操作数即ations
逻辑符号
2
“ F181手术床
S
0
L
H
L
H
L
H
L
H
L
H
L
H
L
H
L
H
L
H
L
H
L
H
L
H
L
H
L
H
L
H
L
H
L
H
L
H
L
H
L
H
L
H
L
H
L
H
L
H
L
H
L
H
L
H
L
H
L
H
L
H
L
H
L
H
S
1
L
L
H
H
L
L
H
H
L
L
H
H
L
L
H
H
L
L
H
H
L
L
H
H
L
L
H
H
L
L
H
H
L
L
H
H
L
L
H
H
L
L
H
H
L
L
H
H
L
L
H
H
L
L
H
H
L
L
H
H
L
L
H
H
S
2
L
L
L
L
H
H
H
H
L
L
L
L
H
H
H
H
L
L
L
L
H
H
H
H
L
L
L
L
H
H
H
H
L
L
L
L
H
H
H
H
L
L
L
L
H
H
H
H
L
L
L
L
H
H
H
H
L
L
L
L
H
H
H
H
S
3
L
L
L
L
L
L
L
L
H
H
H
H
H
H
H
H
L
L
L
L
L
L
L
L
H
H
H
H
H
H
H
H
L
L
L
L
L
L
L
L
H
H
H
H
H
H
H
H
L
L
L
L
L
L
L
L
H
H
H
H
H
H
H
H
逻辑
(M
e
H)
A
A

B
A
a
B
逻辑' 1', '
A
a
B
B
A
Z
B
A
a
B
A

B
A
Z
B
B
A
a
B
逻辑'' 0 ''
A

B
A

B
A
A
A
a
B
A

B
逻辑'' 0 ''
A

B
B
A
Z
B
A

B
A
a
B
A
Z
B
B
A

B
逻辑' 1', '
A
a
B
A
a
B
A
A
A
a
B
A

B
逻辑' 1', '
A

B
B
A
Z
B
A
a
B
A
a
B
A
Z
B
B
A
a
B
逻辑'' 0 ''
A

B
A

B
A
A
A

B
A
a
B
逻辑'' 0 ''
A
a
B
B
A
Z
B
A

B
A

B
A
Z
B
B
A

B
逻辑' 1', '
A
a
B
A
a
B
A
算术
(M
e
L C
0
e
不活动)
A减1
A

B减1
A

B减1
减1 (2S COMP)
加号(A
a
B)
A

B加(A
a
B)
A减B减1
A
a
B
加号(A
a
B)
A加B
A

B加(A
a
B)
A
a
B
A加A( 2
c
A)
一加一

B
一加一

B
A
A
A
a
B
A
a
B
减1 (2S COMP)
加号(A

B)
A

B加(A
a
B)
A减B减1
A

B减1
一加一

B
A加B
A

B加(A
a
B)
A

B减1
A加A( 2
c
A)
加号(A
a
B)
加号(A
a
B)
A减1
A减1
A

B减1
A

B减1
减1 (2S COMP)
加号(A
a
B)
A

B加(A
a
B)
A加B
A
a
B
加号(A
a
B)
A减B减1
A

B加(A
a
B)
A
a
B
A加A( 2
c
A)
一加一

B
一加一

B
A
A
A
a
B
A
a
B
减1 (2S COMP)
一加一

B
A

B加(A
a
B)
A加B
A

B减1
一加一

B
A减B减1
A

B加(A
a
B)
A

B减1
A加A( 2
c
A)
加号(A
a
B)
加号(A
a
B)
A减1
算术
(M
e
L C
0
e
活动)
A
A

B
A

B
加号(A
a
B)的加1
A

B加(A
a
B)的加1
A减B
A
a
B加1
加号(A
a
B加1
A加B加1
A

B加(A
a
B)的加1
A
a
B加1
A加A( 2
c
A)加1
一加一

B加1
一加一

B加1
A加1
A加1
A
a
B加1
A
a
B加1
一加一

B加1
A

B加(A
a
B)的加1
A减B
A

B
一加一

B加1
A加B加1
A

B加(A
a
B)的加1
A

B
A加A( 2
c
A)加1
加号(A
a
B)的加1
加号(A
a
B)的加1
A
A
A

B
A

B
加号(A
a
B)的加1
A

B加(A
a
B)的加1
A加B加1
A
a
B加1
加号(A
a
B)的加1
A减B
A

B加(A
a
B)的加1
A
a
B加1
A加A( 2
c
A)加1
一加一

B加1
一加一

B加1
A加1
A加1
A
a
B加1
A
a
B加1
一加一

B加1
A

B加(A
a
B)的加1
A加B加1
A

B
一加一

B加1
A减B
A

B加(A
a
B)的加1
A

B
A加A( 2
c
A)加1
加号(A
a
B)的加1
加号(A
a
B)的加1
A
一个所有输入数据反转
B所有输入数据真实
c比率输入数据反转
B输入数据真实
A输入数据真实
倒B输入日期
3
逻辑图
4
TL F 9491 - 5
请注意,该图仅用于逻辑操作的理解提供的,不应该被用来估计的传播延迟
绝对最大额定值
(注1 )
如果是用于军事航空领域的专用设备是必需的
请向美国国家半导体销售
办公经销商咨询具体可用性和规格
储存温度
在偏置环境温度
在偏置结温
塑料
V
CC
端子电位为
接地引脚
输入电压(注2 )
输入电流(注2 )
施加电压到输出
在高状态(与V
CC
e
0V)
标准输出
三态输出
b
65℃,以
a
150 C
b
55 ℃
a
125 C
b
55 ℃
a
175 C
b
55 ℃
a
150 C
b
0至5V
a
7 0V
b
0至5V
a
7 0V
b
30毫安到
a
5 0毫安
目前适用于输出
在低状态(最大)
ESD最后通过电压(最小值)
额定我两次
OL
(MA )
4000V
注1
绝对最大额定值是值超出该设备可能
被损坏或者有在其使用寿命受损的功能操作
这些条件是不是暗示
注2
无论是电压限制或限流足以保护的投入
推荐工作
条件
自由空气环境温度
军事
广告
电源电压
军事
广告
b
55 ℃
a
125 C
0 ℃
a
70 C
a
4 5V至
a
5 5V
a
4 5V至
a
5 5V
b
0 5V至V
CC
b
0至5V
a
5 5V
DC电气特性
符号
V
IH
V
IL
V
CD
V
OH
参数
输入高电压
输入低电压
输入钳位二极管电压
输出高
电压
输出低
电压
输入高
当前
输入高电流
击穿测试
输出高
漏电流
输入漏
TEST
输出漏
短路电流
输入低电平电流
54F 10 %V
CC
74F 10 %V
CC
74F 5 %V
CC
54F 10 %V
CC
74F 10 %V
CC
54F
74F
54F
74F
54F
74F
74F
74F
4 75
3 75
b
0 6
b
1 8
b
2 4
b
3 0
b
60
b
150
54F 74F
典型值
最大
单位
V
08
b
1 2
V
CC
条件
作为公认的高信号
作为公认的低信号
20
V
V
V
I
IN
E B
18毫安
I
OH
E B
1毫安
I
OH
E B
1毫安
I
OH
E B
1毫安
I
OL
e
20毫安
I
OL
e
20毫安
V
IN
e
2 7V
V
IN
e
7 0V
V
OUT
e
V
CC
(F
n
克对
n
a
4
)
I
ID
e
1 9
mA
所有其他引脚接地
V
IOD
e
150毫伏
所有其他引脚接地
V
IN
V
IN
V
IN
V
IN
e
e
e
e
25
25
27
05
05
20 0
50
100
70
250
50
V
OL
I
IH
I
英属维尔京群岛
I
CEX
V
ID
I
OD
I
IL
V
mA
mA
mA
V
mA
最大
最大
最大
00
00
mA
最大
0 5V (M)的
0 5V (A
0
A
1
A
3
B
0
B
1
B
3
)
0 5V (S
n
A
2
B
2
)
0 5V (C
n
)
I
OS
I
OHC
I
CCH
I
CCL
输出短路电流
集电极开路输出
关闭泄漏试验
电源电流
电源电流
mA
mA
mA
mA
最大
最大
最大
V
OUT
e
0V (F
n
克对
n
a
4
)
V
O
e
V
CC
(A
e
B)
V
O
e
V
O
e
250
43
43
65 0
65 0
5
74F181 4位算术逻辑单元
1988年4月
修订后的1999年7月
74F181
4位算术逻辑单元
概述
该74F181是一个4位的算术逻辑单元( ALU ),它可以
两个VARI-执行所有可能的16个逻辑运算
冷杉和各种算术运算。这是快40 %
比肖特基ALU ,仅消耗30 %之多
力。
特点
s
全超前于高速运算上
长字
订购代码:
订单号
74F181SC
74F181PC
74F181SPC
包装数
M24B
N24A
N24C
包装说明
24引脚小外形集成电路( SOIC ) , JEDEC MS- 013 ,宽0.300
24引脚塑料双列直插式封装( PDIP ) , JEDEC MS- 010 ,宽0.600
24引脚塑料双列直插式封装( PDIP ) , JEDEC MS- 100 ,宽0.300
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
逻辑符号
高电平有效操作数
接线图
低电平有效操作数
IEEE / IEC
1999仙童半导体公司
DS009491
www.fairchildsemi.com
74F181
单位装载/扇出
U.L.
引脚名称
A
0
–A
3
B
0
–B
3
S
0
–S
3
M
C
n
F
0
–F
3
A
=
B
G
P
C
n
+
4
注1 :
OC-集电极开路
描述
HIGH / LOW
一个操作数输入(低电平有效)
B操作数输入(低电平有效)
功能选择输入
模式控制输入
进位输入
功能输出(低电平有效)
比较器输出
卡里生成输出(低电平有效)
进位传送输出(低电平有效)
进位输出
1.0/3.0
1.0/3.0
1.0/4.0
1.0/1.0
1.0/5.0
50/33.3
OC (注1 ) /33.3
50/33.3
50/33.3
50/33.3
输入I
IH
/I
IL
输出I
OH
/I
OL
20
A/1.8
mA
20
A/1.8
mA
20
A/2.4
mA
20
A/0.6
mA
20
A/3.0
mA
1
毫安/ 20毫安
(注1 ) / 20毫安
1
毫安/ 20毫安
1
毫安/ 20毫安
1
毫安/ 20毫安
功能说明
该74F181是一个4位高速并行运算逻辑
单元(ALU) 。由四个功能选择输入控制
(S
0
–S
3
)和模式控制输入(M),它可以执行所有
16个可能的逻辑运算或16个不同的算法
操作上高有效或低的操作数。该
功能表列出了这些操作。
当模式控制输入(M )为高电平时,所有内部CAR-
里斯是抑制和设备进行逻辑运算
上的各个位所列。当模式控制
输入为LOW时,携带被启用,并且设备per-
上形成的两个4位字的算术运算。该
器件集成了完整的内部先行进位和亲
志愿组织为任一脉动进位使用的设备之间
C
n
+
4
输出,或者包间先行进位
使用信号P(卡里传播)和G (进Gener-
吃了) 。在添加模式中, P表示F是15或更多,
而G表示F是16或更多。在减法模式
P表示F是零或更小,而G表示F是
小于零。 P和G不受进位。当
速度要求不严格, 74F181可以
通过将用于一个简单的脉动进位模式
进位输出(C
n
+4)
信号的输入进位(C
n
)的
下一个单元。对于高速操作的装置用在
与先行进位电路一起。一进looka-
头包需要对每个组的4 74F181
设备。先行进位可以在各个层次提供
并在极长的单词提供高速性能
长度。
在A
=
从设备输出B变为高电平时,所有四个
F输出为高电平,并且可以被用于指示逻辑
等价超过4位时,该单元是在减
模式。在A
=
B输出为集电极开路,并可以通过有线
与其他一
=
B输出,得到一个比较
多于四个比特。在A
=
乙信号也可以与使用
了C
n+4
信号以指示
& GT ;
B和A
& LT ;
B.
功能表列出了算术运算
无进位执行。传入的套利加一
到的每个操作。因此,选择代码LHHL生成
减B减1 (二进制补码表示法)无进位
并产生减B时,进位应用。
由于减法是通过互为实际执行
tary除( 1的补) ,一个执行机构借贷。
因此,当没有下溢的进位产生和
当有溢没有进位产生。由于indi-
cated ,该设备可以与任何低电平有效使用
投入生产低电平有效输出或具有高电平有效
投入生产高电平输出。对于这两种情况下的
表列出了被执行,运行和文的操作
阿富汗国家发展战略的标记符号逻辑里面。
www.fairchildsemi.com
2
74F181
手术床
逻辑
S
0
L
H
L
H
L
H
L
一。所有输入数据反转
H
L
H
L
H
L
H
L
H
L
H
L
H
L
H
L
B 。所有输入数据真实
H
L
H
L
H
L
H
L
H
S
1
L
L
H
H
L
L
H
H
L
L
H
H
L
L
H
H
L
L
H
H
L
L
H
H
L
L
H
H
L
L
H
H
S
2
L
L
L
L
H
H
H
H
L
L
L
L
H
H
H
H
L
L
L
L
H
H
H
H
L
L
L
L
H
H
H
H
S
3
L
L
L
L
L
L
L
L
H
H
H
H
H
H
H
H
L
L
L
L
L
L
L
L
H
H
H
H
H
H
H
H
(M = H)
A
A-B
A
+
B
A
+
B
B
A
B
A
+
B
A-B
A-B
B
A
+
B
逻辑“0”的
A-B
A-B
A
A
A
+
B
A-B
算术
( M = L,C
0
=无效)
A减1
A B减1
A B减1
加号(A
+
B)
A B加(A
+
B)
A减B减1
A
+
B
加号(A
+
B)
A加B
A B加(A
+
B)
A
+
B
A加A( 2
×
A)
A加A B
A加A B
A
A
A
+
B
A
+
B
A加(A B )
A B加(A
+
B)
A减B减1
A B减1
A加A B
A加B
A B加(A
+
B)
A B减1
A加A( 2
×
A)
加号(A
+
B)
加号(A
+
B)
A减1
算术
( M = L,C
0
=活动)
A
A-B
A-B
加号(A
+
B)的加1
A B加(A
+
B)的加1
A减B
A
+
B加1
加号(A
+
B加1
A加B加1
A B加(A
+
B)的加1
A
+
B加1
A加A( 2
×
A)加1
A加A B加1
A加A B加1
A加1
A加1
A
+
B加1
A
+
B加1
A加A B加1
A B加(A
+
B)的加1
A减B
A-B
A加A B加1
A加B加1
A B加(A
+
B)的加1
A-B
A加A( 2
×
A)加1
加号( A + B )加1
加号( A + B )加1
A
逻辑“1”减去1( 2秒排版)。
逻辑“0”减1 (2S补偿。 )
A-B
B
A
B
A-B
A
+
B
A-B
B
A-B
逻辑“1”的
A
+
B
A
+
B
A
3
www.fairchildsemi.com
74F181
逻辑
S
0
L
H
L
H
L
H
L
。一个所有输入数据反转; B输入数据真实
H
L
H
L
H
L
H
L
H
L
H
L
H
L
H
L
。 A输入数据真实;倒B输入日期
H
L
H
L
H
L
H
L
H
S
1
L
L
H
H
L
L
H
H
L
L
H
H
L
L
H
H
L
L
H
H
L
L
H
H
L
L
H
H
L
L
H
H
S
2
L
L
L
L
H
H
H
H
L
L
L
L
H
H
H
H
L
L
L
L
H
H
H
H
L
L
L
L
H
H
H
H
S
3
L
L
L
L
L
L
L
L
H
H
H
H
H
H
H
H
L
L
L
L
L
L
L
L
H
H
H
H
H
H
H
H
(M = H)
A
A
+
B
A-B
算术
( M = L,C
0
=无效)
A减1
A B减1
A B减1
加号(A
+
B)
A B加(A
+
B)
A加B
A
+
B
加号(A
+
B)
A减B减1
A B加(A
+
B)
A
+
B
A加A( 2
×
A)
A加A B
A加A B
A
A
A
+
B
A
+
B
A加A B
A B加(A
+
B)
A加B
A B减1
A加A B
A减B减1
A B加(A
+
B)
A B减1
A加A( 2
×
A)
加号(A
+
B)
加号(A
+
B)
A减1
算术
( M = L,C
0
=活动)
A
A-B
A-B
加号(A
+
B)的加1
A B加(A
+
B)的加1
A加B加1
A
+
B加1
加号(A
+
B)的加1
A减B
A B加(A
+
B)的加1
A
+
B加1
A加A( 2
×
A)加1
A加A B加1
A加A B加1
A加1
A加1
A
+
B加1
A
+
B加1
A加A B加1
A B加(A
+
B)的加1
A加B加1
A-B
A加A B加1
A减B
A B加(A
+
B)的加1
A-B
A加A( 2
×
A)加1
加号( A + B )加1
加号( A + B )加1
A
逻辑“1”减去1( 2秒排版)。
A-B
B
A
B
A
+
B
A
+
B
A-B
B
A
+
B
逻辑“0”的
A-B
A-B
A
A
A-B
A
+
B
A
+
B
B
A
B
A-B
A-B
A-B
B
A-B
逻辑“1”的
A
+
B
A
+
B
A
逻辑“0”减1 (2S补偿。 )
www.fairchildsemi.com
4
74F181
逻辑图
p
请注意,该图仅用于逻辑操作的理解提供的,不应该被用来估计的传播延迟。
5
www.fairchildsemi.com
查看更多74F181SCPDF信息
推荐型号
供货商
型号
厂家
批号
数量
封装
单价/备注
操作
    QQ: 点击这里给我发消息 QQ:2880707522 复制 点击这里给我发消息 QQ:2369405325 复制

    电话:0755-82780082
    联系人:杨小姐
    地址:深圳市福田区振兴路156号上步工业区405栋3层

    74F181SC
    -
    -
    -
    -
    终端采购配单精选

QQ: 点击这里给我发消息 QQ:5645336 复制
电话:13910052844(微信同步)
联系人:刘先生
地址:海淀区增光路27号院增光佳苑2号楼1单元1102室
74F181SC
√ 欧美㊣品
▲10/11+
8575
贴◆插
【dz37.com】实时报价有图&PDF
查询更多74F181SC供应信息

深圳市碧威特网络技术有限公司
 复制成功!