74F175四路D型触发器
1988年4月
修订后的2000年9月
74F175
四D型触发器
概述
该74F175是一个高速的四D型触发器。该
设备是通用的触发器要求,其中有用
时钟和明确的投入是常见的。在该信息
D输入是在低到高的时钟跳变存储。
每个触发器既真又补充输出
提供的。主复位输入复位所有触发器,不知疲倦
下垂的时钟或D输入,低电平。
特点
s
边沿触发的D型输入
s
缓冲正边沿触发时钟
s
通用异步复位
s
真与补输出
订购代码:
订单号
74F175SC
74F175SJ
74F175PC
包装数
M16A
M16D
N16E
包装说明
16引脚小外形集成电路( SOIC ) , JEDEC MS- 012 , 0.150窄
16引脚小外形封装( SOP ) , EIAJ TYPE II , 5.3毫米宽
16引脚塑料双列直插式封装( PDIP ) , JEDEC MS- 001 ,宽0.300
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
逻辑符号
IEEE / IEC
接线图
2000仙童半导体公司
DS009490
www.fairchildsemi.com
74F175
单位装载/扇出
U.L.
引脚名称
D
0
–D
3
CP
MR
Q
0
–Q
3
Q
0
–Q
3
数据输入
时钟脉冲输入端(上升沿)
主复位输入(低电平有效)
真正的输出
补输出
描述
HIGH / LOW
1.0/1.0
1.0/1.0
1.0/1.0
50/33.3
50/33.3
输入I
IH
/I
IL
输出I
OH
/I
OL
20
A/
0.6毫安
20
A/
0.6毫安
20
A/
0.6毫安
1毫安/ 20毫安
1毫安/ 20毫安
功能说明
该74F175由四个边沿触发的D型倒装
触发器与个别D输入和Q及输出。该
时钟和主复位是常见的。四个触发器
将存储在其各自的D输入状态
低到高的时钟( CP )的过渡,造成个别Q
和Q输出跟随。在主复位低输入
( MR)将强制所有Q输出低电平和Q输出高电平
独立的时钟或数据输入。该74F175是有用的
对于一般的逻辑应用中常见的主
复位和时钟是可以接受的。
真值表
输入
MR
L
H
H
CP
D
n
X
H
L
输出
Q
n
L
H
L
Q
n
H
L
H
H
=
高电压电平
L
=
低电压电平
X
=
非物质
=
低到高时钟转换
X
逻辑图
请注意,该图仅用于逻辑操作的理解提供的,不应该被用来估计的传播延迟。
www.fairchildsemi.com
2
74F175
物理尺寸
英寸(毫米),除非另有说明
16引脚小外形集成电路( SOIC ) , JEDEC MS- 012 , 0.150窄
包装数M16A
5
www.fairchildsemi.com