54F 74F175四D触发器
1994年11月
54F 74F175四D触发器
概述
的“ F175是一种高速四D触发器的装置是
对于一般的触发器的要求非常有用，其中时钟和
明确投入是常见的D输入的信息
在低到高的时钟跳变两个真正的存储
和每个触发器的互补输出被提供一
主复位输入复位所有触发器独立的
时钟或D投入低
特点
Y
Y
Y
Y
Y
边沿触发的D型输入
缓冲正边沿触发时钟
通用异步复位
真与补输出
保证最低4000V的ESD保护
广告
74F175PC
军事
包
数
N16E
包装说明
16引脚（ 0 300广角）模压双列直插式
16引脚的陶瓷双列直插
16引脚（ 0 150广角）模压小外形JEDEC
16引脚（ 0 300广角）模压小外形EIAJ
16引脚Cerpack
20引脚陶瓷无引线芯片载体C型
54F175DM （注2）
74F175SC （注1 ）
74F175SJ （注1 ）
54F175FM （注2）
54F175LM （注2）
J16A
M16A
M16D
W16A
E20A
注1
也可在13盘使用后缀设备
e
SCX和SJX
注2
军用级设备与环境和老化处理中使用的后缀
e
DMQB FMQB和LMQB
逻辑符号
IEEE IEC
连接图
引脚分配
DIP SOIC和Flatpak
引脚分配
对于LCC
TL F 9490 - 1
TL F 9490 - 2
TL F 9490-5
TL F 9490 - 3
TRI- STATE是美国国家半导体公司的注册商标。
C
1995年全国半导体公司
TL F 9490
RRD - B30M75印制在U S A
单位荷载扇出
54F 74F
引脚名称
描述
UL
高低
10 10
10 10
10 10
50 33 3
50 33 3
输入I
IH
I
IL
输出I
OH
I
OL
20
mA
b
0 6毫安
20
mA
b
0 6毫安
20
mA
b
0 6毫安
b
1毫安20毫安
b
1毫安20毫安
D
0
– D
3
CP
MR
Q
0
–Q
3
Q
0
–Q
3
数据输入
时钟脉冲输入端（上升沿）
主复位输入（低电平有效）
真正的输出
补输出
功能说明
的“ F175由四个边沿触发的D触发器用
个体D输入Q和Q输出时钟和
主复位是常见的四个触发器将存储
对低到高的时钟其个人D输入状态
（CP）的过渡造成个别Q及输出跟随
在主复位（ MR）低输入将迫使所有的Q输出
把时钟的低电平和Q输出高电平或独立
数据输入的' F175是一般的逻辑非常有用的应用
系统蒸发散，其中一个共同的主复位和时钟都是可接受
ABLE
真值表
输入
MR
L
H
H
CP
X
L
L
D
n
X
H
L
Q
n
L
H
L
输出
Q
n
H
L
H
H
e
高电压电平
L
e
低电压电平
X
e
非物质
L
e
低到高时钟转换
逻辑图
TL F 9490 - 4
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟
2
订购信息
设备号被用于形成一个简化采购的代码，其中所述包类型和温度范围内是部分
定义如下
74F
温度范围：家庭
74F
e
广告
54F
e
军事
设备类型
封装代码
P
e
塑料DIP
D
e
陶瓷DIP
F
e
Flatpak
L
e
无引线芯片载体（ LCC ）
S
e
小外形封装SOIC JEDEC
SJ
e
小外形EIAJ SOIC
175
S
C
X
特殊变化
QB
e
军工级器件
环境和老化
处理
X
e
设备运13卷
温度范围
C
e
商用（ 0℃至
a
70 C)
M
e
军事（
b
55 ℃
a
125 C)
物理尺寸
英寸（毫米）
20端陶瓷无引线芯片载体（ L）
NS包装数E20A
5
74F175四路D型触发器
1988年4月
修订后的1999年7月
74F175
四D型触发器
概述
该74F175是一个高速的四D型触发器。该
设备是通用的触发器要求，其中有用
时钟和明确的投入是常见的。在该信息
D输入是在低到高的时钟跳变存储。
每个触发器既真又补充输出
提供的。主复位输入复位所有触发器，不知疲倦
下垂的时钟或D输入，低电平。
特点
s
边沿触发的D型输入
s
缓冲正边沿触发时钟
s
通用异步复位
s
真与补输出
订购代码：
订单号
74F175SC
74F175SJ
74F175PC
包装数
M16A
M16D
N16E
包装说明
16引脚小外形集成电路（ SOIC ） ， JEDEC MS- 012 ， 0.150窄
16引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
16引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ，宽0.300
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
逻辑符号
IEEE / IEC
接线图
1999仙童半导体公司
DS009490
www.fairchildsemi.com
74F175
单位装载/扇出
U.L.
引脚名称
D
0
–D
3
CP
MR
Q
0
–Q
3
Q
0
–Q
3
数据输入
时钟脉冲输入端（上升沿）
主复位输入（低电平有效）
真正的输出
补输出
描述
HIGH / LOW
1.0/1.0
1.0/1.0
1.0/1.0
50/33.3
50/33.3
输入I
IH
/I
IL
输出I
OH
/I
OL
20
A/0.6
mA
20
A/0.6
mA
20
A/0.6
mA
1
毫安/ 20毫安
1
毫安/ 20毫安
功能说明
该74F175由四个边沿触发的D型倒装
触发器与个别D输入和Q及输出。该
时钟和主复位是常见的。四个触发器
将存储在LOW-他们个人的D输入状态
到高的时钟（ CP ）的过渡，造成个别Q和Q
输出跟随。在主复位低输入（ MR）
将迫使所有的Q输出低电平和Q输出高电平indepen-
凹陷的时钟或数据输入。该74F175是gen-有用
ERAL逻辑应用中常见的主复位和
时钟是可以接受的。
真值表
输入
MR
L
H
H
CP
D
n
X
H
L
输出
Q
n
L
H
L
Q
n
H
L
H
H
=
高电压电平
L
=
低电压电平
X
=
非物质
=
低到高时钟转换
X
逻辑图
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟。
www.fairchildsemi.com
2
74F175
物理尺寸
英寸（毫米），除非另有说明
16引脚小外形集成电路（ SOIC ） ， JEDEC MS- 012 ， 0.150窄
包装数M16A
16引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
包装数量M16D
5
www.fairchildsemi.com
74F175四路D型触发器
1988年4月
修订后的2000年9月
74F175
四D型触发器
概述
该74F175是一个高速的四D型触发器。该
设备是通用的触发器要求，其中有用
时钟和明确的投入是常见的。在该信息
D输入是在低到高的时钟跳变存储。
每个触发器既真又补充输出
提供的。主复位输入复位所有触发器，不知疲倦
下垂的时钟或D输入，低电平。
特点
s
边沿触发的D型输入
s
缓冲正边沿触发时钟
s
通用异步复位
s
真与补输出
订购代码：
订单号
74F175SC
74F175SJ
74F175PC
包装数
M16A
M16D
N16E
包装说明
16引脚小外形集成电路（ SOIC ） ， JEDEC MS- 012 ， 0.150窄
16引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
16引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ，宽0.300
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
逻辑符号
IEEE / IEC
接线图
2000仙童半导体公司
DS009490
www.fairchildsemi.com
74F175
单位装载/扇出
U.L.
引脚名称
D
0
–D
3
CP
MR
Q
0
–Q
3
Q
0
–Q
3
数据输入
时钟脉冲输入端（上升沿）
主复位输入（低电平有效）
真正的输出
补输出
描述
HIGH / LOW
1.0/1.0
1.0/1.0
1.0/1.0
50/33.3
50/33.3
输入I
IH
/I
IL
输出I
OH
/I
OL
20
A/
0.6毫安
20
A/
0.6毫安
20
A/
0.6毫安
1毫安/ 20毫安
1毫安/ 20毫安
功能说明
该74F175由四个边沿触发的D型倒装
触发器与个别D输入和Q及输出。该
时钟和主复位是常见的。四个触发器
将存储在其各自的D输入状态
低到高的时钟（ CP ）的过渡，造成个别Q
和Q输出跟随。在主复位低输入
（ MR）将强制所有Q输出低电平和Q输出高电平
独立的时钟或数据输入。该74F175是有用的
对于一般的逻辑应用中常见的主
复位和时钟是可以接受的。
真值表
输入
MR
L
H
H
CP
D
n
X
H
L
输出
Q
n
L
H
L
Q
n
H
L
H
H
=
高电压电平
L
=
低电压电平
X
=
非物质
=
低到高时钟转换
X
逻辑图
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟。
www.fairchildsemi.com
2
74F175
物理尺寸
英寸（毫米），除非另有说明
16引脚小外形集成电路（ SOIC ） ， JEDEC MS- 012 ， 0.150窄
包装数M16A
5
www.fairchildsemi.com
QQ：2880707522 复制
