54F 74F169 4级同步双向计数器
1994年11月
54F 74F169
4级同步双向计数器
概述
在' F169是一个完全同步的4级上下计数器
在' F169是一个模16的二进制计数器功能预设
可编程操作先行进位的能力
易于级联和UD的输入来控制的方向
计算所有状态变化无论是在计算或并行
装载由的将低到高的跳变启动
时钟
特点
Y
Y
Y
异步计数和加载
内置先行进位能力
预置的可编程操作
广告
74F169PC
军事
包
数
N16E
包装说明
16引脚( 0 300广角)模压双列直插式
16引脚的陶瓷双列直插
16引脚( 0 150广角)模压小外形JEDEC
16引脚( 0 300广角)模压小外形EIAJ
54F169DM (注2)
74F169SC (注1 )
74F169SJ (注1 )
J16A
M16A
M16D
注1
也可在13盘使用后缀设备
e
SCX和SJX
注2
军用级设备与环境和老化处理中使用的后缀
e
DMQB
逻辑符号
IEEE IEC
’F169
TL F 9488 - 3
TL F 9488 - 9
TRI- STATE是美国国家半导体公司的注册商标。
C
1995年全国半导体公司
TL F 9488
RRD - B30M75印制在U S A
连接图
引脚分配
DIP SOIC和Flatpak
引脚分配
对于LCC
TL F 9488- 1
TL F 9488 - 2
单位荷载扇出
54F 74F
引脚名称
描述
UL
高低
10 10
10 20
10 10
10 10
10 10
10 10
50 33 3
50 33 3
输入I
IH
I
IL
输出I
OH
I
OL
20
mA
b
0 6毫安
20
mA
b
1 2毫安
20
mA
b
0 6毫安
20
mA
b
0 6毫安
20
mA
b
0 6毫安
20
mA
b
0 6毫安
b
1毫安20毫安
b
1毫安20毫安
CEP
CET
CP
P
0
– P
3
PE
ü
Q
0
–Q
3
TC
计数使能并行输入(低电平有效)
计数使能涓流输入(低电平有效)
时钟脉冲输入端(上升沿)
并行数据输入
同时使能输入(低电平有效)
上下数控制输入
FL IP- FL运算输出
终端计数输出(低电平有效)
功能说明
的“ F169使用边沿触发的JK型触发器,具有
有关更改控制或数据输入信号没有约束
在时钟的任一状态下,唯一的要求是
各种输入达到所期望的状态的至少一个建立时间
在时钟的上升沿和之前保持有效的
建议保持时间后并行加载操作
化优先于其它的操作,在显示
模式选择表时, PE为低电平的数据
P
0
– P
3
输入对进入的下一个上升沿触发器
时钟为了计算出现两种CEP和CET
必须较低, PE必须是高的UD然后输入
确定计算终端计数的方向
(TC)的输出通常是高和变低,只要
CET为低电平时,计数器的计数达到零
模式或在正数的' F169达到15
模式的TC输出状态是不计数的一个函数
启用并行( CEP )的输入电平。由于TC信号DE-
通过解码该触发器的状态存在源性存在所提供的可能
上的TC译码尖峰的相容性由于这个原因,使用的
TC作为时钟信号,不建议(见逻辑方程
TIONS下)
1 )计数使能
e
CEP
CET
PE
2 )向上(' F169 ) TC
e
Q
0
Q
1
Q
2
Q
3
(上)
CET
3 )向下TC
e
Q
0
Q
1
Q
2
Q
3
(下)
CET
2
逻辑图
’F169
TL F 9488 - 5
请注意,只对逻辑操作的理解,提供这些图和不应被用来估计的传播延迟
模式选择表
PE
L
H
H
H
H
CEP
X
L
L
H
X
CET
X
L
L
X
H
ü
X
H
L
X
X
瑞星行动
时钟边沿
负载(P
n
x
Q
n
)
计数(递增)
倒计时(递减)
没有变化(保持)
没有变化(保持)
H
e
高电压电平
L
e
低电压电平
X
e
非物质
状态图
’F169
TL F 9488 - 7
3
54F 74F169 4级同步双向计数器
1994年11月
54F 74F169
4级同步双向计数器
概述
在' F169是一个完全同步的4级上下计数器
在' F169是一个模16的二进制计数器功能预设
可编程操作先行进位的能力
易于级联和UD的输入来控制的方向
计算所有状态变化无论是在计算或并行
装载由的将低到高的跳变启动
时钟
特点
Y
Y
Y
异步计数和加载
内置先行进位能力
预置的可编程操作
广告
74F169PC
军事
包
数
N16E
包装说明
16引脚( 0 300广角)模压双列直插式
16引脚的陶瓷双列直插
16引脚( 0 150广角)模压小外形JEDEC
16引脚( 0 300广角)模压小外形EIAJ
54F169DM (注2)
74F169SC (注1 )
74F169SJ (注1 )
J16A
M16A
M16D
注1
也可在13盘使用后缀设备
e
SCX和SJX
注2
军用级设备与环境和老化处理中使用的后缀
e
DMQB
逻辑符号
IEEE IEC
’F169
TL F 9488 - 3
TL F 9488 - 9
TRI- STATE是美国国家半导体公司的注册商标。
C
1995年全国半导体公司
TL F 9488
RRD - B30M75印制在U S A
连接图
引脚分配
DIP SOIC和Flatpak
引脚分配
对于LCC
TL F 9488- 1
TL F 9488 - 2
单位荷载扇出
54F 74F
引脚名称
描述
UL
高低
10 10
10 20
10 10
10 10
10 10
10 10
50 33 3
50 33 3
输入I
IH
I
IL
输出I
OH
I
OL
20
mA
b
0 6毫安
20
mA
b
1 2毫安
20
mA
b
0 6毫安
20
mA
b
0 6毫安
20
mA
b
0 6毫安
20
mA
b
0 6毫安
b
1毫安20毫安
b
1毫安20毫安
CEP
CET
CP
P
0
– P
3
PE
ü
Q
0
–Q
3
TC
计数使能并行输入(低电平有效)
计数使能涓流输入(低电平有效)
时钟脉冲输入端(上升沿)
并行数据输入
同时使能输入(低电平有效)
上下数控制输入
FL IP- FL运算输出
终端计数输出(低电平有效)
功能说明
的“ F169使用边沿触发的JK型触发器,具有
有关更改控制或数据输入信号没有约束
在时钟的任一状态下,唯一的要求是
各种输入达到所期望的状态的至少一个建立时间
在时钟的上升沿和之前保持有效的
建议保持时间后并行加载操作
化优先于其它的操作,在显示
模式选择表时, PE为低电平的数据
P
0
– P
3
输入对进入的下一个上升沿触发器
时钟为了计算出现两种CEP和CET
必须较低, PE必须是高的UD然后输入
确定计算终端计数的方向
(TC)的输出通常是高和变低,只要
CET为低电平时,计数器的计数达到零
模式或在正数的' F169达到15
模式的TC输出状态是不计数的一个函数
启用并行( CEP )的输入电平。由于TC信号DE-
通过解码该触发器的状态存在源性存在所提供的可能
上的TC译码尖峰的相容性由于这个原因,使用的
TC作为时钟信号,不建议(见逻辑方程
TIONS下)
1 )计数使能
e
CEP
CET
PE
2 )向上(' F169 ) TC
e
Q
0
Q
1
Q
2
Q
3
(上)
CET
3 )向下TC
e
Q
0
Q
1
Q
2
Q
3
(下)
CET
2
逻辑图
’F169
TL F 9488 - 5
请注意,只对逻辑操作的理解,提供这些图和不应被用来估计的传播延迟
模式选择表
PE
L
H
H
H
H
CEP
X
L
L
H
X
CET
X
L
L
X
H
ü
X
H
L
X
X
瑞星行动
时钟边沿
负载(P
n
x
Q
n
)
计数(递增)
倒计时(递减)
没有变化(保持)
没有变化(保持)
H
e
高电压电平
L
e
低电压电平
X
e
非物质
状态图
’F169
TL F 9488 - 7
3
74F169 4级同步双向计数器
1988年4月
修订后的1999年7月
74F169
4级同步双向计数器
概述
该74F169是一个完全同步的4级上/下
计数器。该74F169是一个模16的二进制计数器。为特色的
Tures的可编程操作的预设功能,随身携带
超前便于级联和一个U / D输入至控制
计数的方向。所有的状态变化,无论是在
计数或并行加载,由低到发起
时钟的高电平跳变。
特点
s
异步计数和加载
s
内置先行进位能力
s
预置的可编程操作
订购代码:
订单号
74F169SC
74F169SJ
74F169PC
包装数
M16A
M16D
N16E
包装说明
16引脚小外形集成电路( SOIC ) , JEDEC MS- 012 , 0.150窄
16引脚小外形封装( SOP ) , EIAJ TYPE II , 5.3毫米宽
16引脚塑料双列直插式封装( PDIP ) , JEDEC MS- 001 ,宽0.300
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
逻辑符号
接线图
IEEE / IEC
1999仙童半导体公司
DS009488
www.fairchildsemi.com
74F169
逻辑图
请注意,只对逻辑操作的理解,提供这些图和不应被用来估计的传播延迟。
3
www.fairchildsemi.com
集成电路
74F168*,
74F169
4位向上/向下二进制同步计数器
*停产的一部分。请参见第1节,第21页的停产产品列表。
产品speci fi cation
IC15数据手册
1996年1月5日
飞利浦
半导体
飞利浦半导体
产品speci fi cation
4位向上/向下二进制同步计数器
74F169
特点
同步计数和加载
加/减计数
模16的二进制计数器
两个计数使能输入为n位级联
正边沿触发时钟
内置先行进位功能
预置的可编程操作
描述
该74F169是一个4位同步,可预置模16上/下
计数器具有一个内部先行进位的应用程序中
高速计数的设计。同步操作被提供
具有所有触发器同时计时,以使输出
当由所述计数指示改变彼此一致
使能输入和内门。操作消除了这一模式
其通常与异步相关联的输出的尖峰
(纹波时钟)计数器。缓冲时钟输入触发触发器
在时钟的低到高转变。
该计数器是完全可编程的;即,输出可以是
预设为两种等级。
预置同步于时钟并发生无论
伯爵的级别的使能输入。低水平的并行
使能(PE)的输入禁止计数器和使数据在
D
n
输入要装入的下一个低到高的计数器
时钟过渡。
计数的方向由向上/向下( U / D)输入控制;一
高会导致计数增加,低会导致计数
减少。
的先行进位电路提供n位同步
应用程序而无需额外的门。有助于实现
这个函数有两个计数使能输入( CET
,
CEP)和一
终端计数( TC)输出。两个计数使能输入必须是低
计数。四,六级考试的输入前馈,使TC输出。该
TC输出从而使会产生低输出脉冲与
持续时间大约等于Q的高电平部分
0
输出。低电平的TC脉冲,用来使能连续
级联级。
引脚配置
U / D
CP
D
0
D
1
D
2
D
3
CEP
GND
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
V
CC
TC
Q
0
Q
1
Q
2
Q
3
CET
PE
SF00766
TYPE
74F169
典型F
最大
115MHz
典型
电源电流
(总)
35mA
订购信息
订货编号
描述
商用系列
V
CC
= 5V
±10%,
T
AMB
= 0 ° C至+ 70°C
N74F169N
N74F169D
PKG
DWG #
SOT38-4
SOT109-1
16引脚塑料DIP
16引脚塑料SO
输入和输出负载和扇出表
引脚
D
0
- D
3
CEP
CET
CP
PE
U / D
Q
0
- Q
3
并行数据输入
计数使能并行输入(低电平有效)
计数使能涓流输入(低电平有效)
时钟输入(上升沿)
同时使能输入(低电平有效)
向上/向下计数控制输入
FL IP- FL运算输出
描述
74F(U.L.)
HIGH / LOW
1.0/1.0
1.0/1.0
1.0/2.0
1.0/1.0
1.0/1.0
1.0/1.0
50/33
负载值
HIGH / LOW
20A/0.6mA
20A/0.6mA
20A/1.2mA
20A/0.6mA
20A/0.6mA
20A/0.6mA
1.0mA/20mA
1.0mA/20mA
TC
终端计数输出(低电平有效)
50/33
注意:
一( 1.0 )快速机组负荷( UL)的定义为: 20μA的高状态, 0.6毫安在低状态。
1996年1月5日
2
853–0350 16190
飞利浦半导体
产品speci fi cation
4位向上/向下二进制同步计数器
74F169
逻辑符号
3
4
5
6
逻辑符号( IEEE / IEC )
CTR DIV 16
9
M1 [ LOAD ]
M2 [ COUNT ]
9
1
2
7
10
PE
U / D
D
0
D
1
D
2
D
3
1
M3 [ UP]
M4 [ DOWN]
15
10
CP
CEP
CET
Q
0
Q
1
Q
2
Q
3
3
14
13
12
11
4
5
V
CC
= 16 PIN
GND = 8 PIN
6
TC
15
7
2
G5
G6
2, 3, 5, 6+/C7
2, 4, 5, 6–
3,图5的CT = 15
4,5的CT = 0
1, 7D
[1]
[2]
[4]
[8]
14
13
12
11
SF00786
SF00787
功能说明
的74F169使用边沿触发的JK型触发器,并没有
在任一改变该控制或数据输入信号的约束
时钟的状态。唯一的要求是,各种输入
上升沿之前达到所需的状态的至少一个建立时间
时钟和保持有效的建议保持时间
此后。并行加载操作的优先级高于
其他操作,如在模式选择表所示。当PE是
低,在D中的数据
0
- D
3
输入端输入触发电路上的下一个
上升的时钟的边缘。为了用于计数出现,既CEP
和CET必须是低和PE必须是高;在U / D输入
确定数量的方向。终端计数( TC )
输出是正常的高和变低,其前提是CET为低时,
当计数器达到零的倒计时模式或达到
15在计数模式。在TC输出状态不是一个函数
伯爵启用并行( CEP )的输入电平。由于TC信号
通过解码触发器状态衍生,存在的可能性
解码尖峰TC 。由于这个原因,使用TC的作为时钟
信号不推荐(见下面的逻辑方程) 。
1 )计数使能CEP =
CET
PE
2 )向上: TC = Q
0
Q
3
( U / D)
CET
3 )向下: TC = Q
0
Q
1
Q
2
Q
3
( U / D)
CET
模式选择 - 功能表
输入
CP
↑
↑
↑
↑
↑
↑
H =
h =
L =
l =
q =
X =
↑
=
(1) =
U / D
X
X
h
l
X
X
CEP
X
X
l
l
h
X
CET
X
X
l
l
X
X
PE
l
X
h
h
h
h
D
n
l
X
X
X
X
X
输出
Q
n
L
H
计数
倒计时
q
n
q
n
TC
(1)
(1)
(1)
(1)
(1)
H
经营模式
并行加载(DN →尺寸Qn )
计数(递增)
倒计时(递减)
持有(做什么)
高电压电平稳定状态
高压一级建立时间之前低到高时钟转换
低电压电平稳定状态
低压一级建立时间之前低到高时钟转换
小写字母表示引用的输出状态之前低到高时钟跳变
不在乎
低到高时钟转换
在TC为低电平时CET低,计数器在终端计数。
终端正数是( HHHH )和终端倒数是( LLLL ) 。
1996年1月5日
3
飞利浦半导体
产品speci fi cation
4位向上/向下二进制同步计数器
74F169
应用
CP
U / D
PE
D
0
PE
U / D
CP
CEP
CET
Q
0
Q
1
Q
2
Q
3
TC
D
1
D
2
D
3
D
0
D
1
D
2
D
3
D
0
D
1
D
2
D
3
D
0
D
1
D
2
D
3
PE
U / D
CP
CEP
CET
PE
U / D
CP
TC
CEP
CET
PE
U / D
CP
TC
CEP
CET
TC
Q
0
Q
1
Q
2
Q
3
Q
0
Q
1
Q
2
Q
3
Q
0
Q
1
Q
2
Q
3
最低有效
4位计数器
最重要
4位计数器
SF00790
图1.多级同步计数计划
绝对最大额定值
(操作超出列于该表中,可能会损害设备的使用寿命的限制。
除非另有说明,这些限制在工作自由空气的温度范围内。 )
符号
V
CC
V
IN
I
IN
V
OUT
I
OUT
T
AMB
T
英镑
电源电压
输入电压
输入电流
施加电压输出高输出状态
目前适用于输出低输出状态
工作自由空气的温度范围内
储存温度
参数
等级
-0.5到+7.0
-0.5到+7.0
-30至+5
-0.5至+ V
CC
40
0至+70
-65到+150
单位
V
V
mA
V
mA
°C
°C
推荐工作条件
符号
V
CC
V
IH
V
IL
I
IK
I
OH
I
OL
T
AMB
电源电压
高电平输入电压
低电平输入电压
输入钳位电流
高电平输出电流
低电平输出电流
工作自由空气的温度范围内
0
参数
民
4.5
2.0
0.8
–18
–1
20
70
范围
喃
5.0
最大
5.5
V
V
V
mA
mA
mA
°C
单位
1996年1月5日
5
74F169 4级同步双向计数器
1988年4月
修订后的2000年9月
74F169
4级同步双向计数器
概述
该74F169是一个完全同步的4级上/下
计数器。该74F169是一个模16的二进制计数器。为特色的
Tures的可编程操作的预设功能,随身携带
超前便于级联和一个U / D输入至控制
计数的方向。所有的状态变化,无论是在
数量或并行加载,由发起
低到高的时钟过渡。
特点
s
异步计数和加载
s
内置先行进位能力
s
预置的可编程操作
订购代码:
订单号
74F169SC
74F169SJ
74F169PC
包装数
M16A
M16D
N16E
包装说明
16引脚小外形集成电路( SOIC ) , JEDEC MS- 012 , 0.150窄
16引脚小外形封装( SOP ) , EIAJ TYPE II , 5.3毫米宽
16引脚塑料双列直插式封装( PDIP ) , JEDEC MS- 001 ,宽0.300
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
逻辑符号
接线图
IEEE / IEC
2000仙童半导体公司
DS009488
www.fairchildsemi.com
74F169
逻辑图
请注意,只对逻辑操作的理解,提供这些图和不应被用来估计的传播延迟。
3
www.fairchildsemi.com