74F148 8号线至3线优先编码器
1988年4月
修订后的1999年7月
74F148
8号线至3线优先编码器
概述
在F148提供了二进制编码输出表象三位
senting的最高阶有源输入的位置，沿
具有输出指示任何有效输入的存在。它
很容易通过输入和输出扩展使得能够提供
优先级编码过很多位。
特点
s
编码优先八个数据线
s
提供3位二进制码优先
s
输入使能能力
s
当数据出现在任何输入信号
s
级联的n位的优先级编码
订购代码：
订单号
74F148SC
74F148SJ
74F148PC
包装数
M16A
M16D
N16E
包装说明
16引脚小外形集成电路（ SOIC ） ， JEDEC MS- 012 ， 0.150窄
16引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
16引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ，宽0.300
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
逻辑符号
接线图
IEEE / IEC
真值表
输入
EI
H
L
L
L
L
L
L
L
L
L
I
0
X
H
X
X
X
X
X
X
X
L
I
1
X
H
X
X
X
X
X
X
L
H
I
2
X
H
X
X
X
X
X
L
H
H
I
3
X
H
X
X
X
X
L
H
H
H
I
4
X
H
X
X
X
L
H
H
H
H
I
5
X
H
X
X
L
H
H
H
H
H
I
6
X
H
X
L
H
H
H
H
H
H
输出
I
7
GS一
0
A
1
A
2
EO
X
H
L
H
H
H
H
H
H
H
H
H
L
L
L
L
L
L
L
L
H
H
L
H
L
H
L
H
L
H
H
H
L
L
H
H
L
L
H
H
H
H
L
L
L
L
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
=
高电压电平
L
=
低电压电平
X
=
非物质
1999仙童半导体公司
DS009480
www.fairchildsemi.com
74F148
单位装载/扇出
U.L.
引脚名称
I
0
I
1
–I
7
EI
EO
GS
A
0
–A
2
描述
HIGH / LOW
优先级输入（低电平有效）
优先级输入（低电平有效）
使能输入（低电平有效）
使能输出（低电平有效）
组信号输出（低电平有效）
地址输出（低电平有效）
1.0/1.0
1.0/2.0
1.0/1.0
50/33.3
50/33.3
50/33.3
输入I
IH
/I
IL
输出I
OH
/I
OL
20
A/0.6
mA
20
A/1.2
mA
20
A/0.6
mA
1
毫安/ 20毫安
1
毫安/ 20毫安
1
毫安/ 20毫安
功能说明
在F148 8输入优先编码器接受来自八个数据
低电平输入（I
0
–I
7
），并提供一个二进制代表中
塔季翁的三个低电平有效输出。应优先
分配给每个输入，这样，当两个或更多个输入是
同时激活时，输入具有最高优先级是
表示该输出，与输入线7具有高
美国东部时间优先。在使能输入（ EI ）一高将迫使所有
输出为无效（高电平）状态，并允许新的数据到
没有定居在输出产生错误信息
puts.A组信号输出（ GS）和使能输出（ EO ）
提供与三个优先级数据输出（A
2
,
A
1
, A
0
） 。 GS为低电平时，所有输入为低电平：这
表明当任何输入有效。 EO为低电平时，
所有输入为高电平。通过使能输出与
使能输入允许级联的优先级编码
任何数量的输入信号。两者的EO和GS是在
当使能输入非活动状态，高为高。
逻辑图
应用
16 ，输入优先编码器
请注意，该图仅用于逻辑的理解提供
操作和不应该被用来估计的传播延迟。
www.fairchildsemi.com
2
74F148
物理尺寸
英寸（毫米），除非另有说明
16引脚小外形集成电路（ SOIC ） ， JEDEC MS- 012 ， 0.150窄
包装数M16A
16引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
包装数量M16D
5
www.fairchildsemi.com
QQ：2880707522 复制
