74F112双JK负边沿触发触发器
1988年4月
修订后的1999年7月
74F112
双JK负边沿触发触发器
概述
的74F112包含两个独立的，高速的JK倒装
触发器与直接设置和清除输入。同步状态
变化由时钟的下降沿启动。时触发
杰灵发生在时钟的电压电平，而不是
直接相关的过渡时间。在J和K输入
当时钟是在任一状态，而不影响─可以改变
荷兰国际集团的触发器，只要它们是在所希望的状态
建议在安装过程中和保持相对次
在时钟的下降沿。在S低信号
D
或C
D
防止时钟和力量Q或Q高，分别为。
在S同时LOW信号
D
和C
D
力Q和
Q HIGH 。
异步输入：
低输入至S
D
设置Q为高电平
低输入到C
D
设置Q为低电平
清除和设置都是独立的时钟
同时LOW基于C
D
和S
D
使得这两个Q
和Q HIGH
订购代码：
订单号
74F112SC
74F112SJ
74F112PC
包装数
M16A
M16D
N16E
包装说明
16引脚小外形集成电路（ SOIC ） ， JEDEC MS- 012 ， 0.150窄
16引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
16引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ，宽0.300
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
逻辑符号
接线图
IEEE / IEC
1999仙童半导体公司
DS009472
www.fairchildsemi.com
74F112
单位装载/扇出
U.L.
引脚名称
J
1
, J
2
, K
1
, K
2
CP
1
， CP
2
C
D1
, C
D2
S
D1
, S
D2
数据输入
时钟脉冲输入（主动下降沿）
直接清除输入（低电平有效）
直接设置输入（低电平有效）
描述
1.0/1.0
1.0/4.0
1.0/5.0
1.0/5.0
50/33.3
输入I
IH
/I
IL
高/低输出I
OH
/I
OL
20
A/0.6
mA
20
A/2.4
mA
20
A/3.0
mA
20
A/3.0
mA
1
毫安/ 20毫安
Q
1
, Q
2
, Q
1
, Q
2
输出
真值表
输入
S
D
L
H
L
H
H
H
H
H (h)
=
高电压电平
L (l)
=
低电压电平
X
=
非物质
=
HIGH到LOW时钟转换
Q
0
(Q
0
)
=
钟高至低跳变前
输出
J
X
X
X
h
l
h
l
K
X
X
X
h
h
l
l
Q
H
L
H
Q
0
L
H
Q
0
Q
L
H
H
Q
0
H
L
Q
0
C
D
H
L
L
H
H
H
H
CP
X
X
X
小写字母表示的参考输入或输出1建立时间之前HIGH到LOW时钟过渡的状态。
逻辑图
（一个半部分所示）
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟。
www.fairchildsemi.com
2
74F112
物理尺寸
英寸（毫米），除非另有说明
16引脚小外形集成电路（ SOIC ） ， JEDEC MS- 012 ， 0.150窄
包装数M16A
16引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
包装数量M16D
5
www.fairchildsemi.com
74F112双JK负边沿触发触发器
1988年4月
修订后的2000年9月
74F112
双JK负边沿触发触发器
概述
的74F112包含两个独立的，高速的JK倒装
触发器与直接设置和清除输入。同步状态
变化由时钟的下降沿启动。时触发
杰灵发生在时钟的电压电平，而不是
直接相关的过渡时间。在J和K输入
当时钟是在任一状态，而不影响─可以改变
荷兰国际集团的触发器，只要它们是在所希望的状态
建议在安装过程中和保持相对次
在时钟的下降沿。在S低信号
D
或C
D
防止时钟和力量Q或Q高，分别为。
在S同时LOW信号
D
和C
D
力Q和
Q HIGH 。
异步输入：
低输入至S
D
设置Q为高电平
低输入到C
D
设置Q为低电平
清除和设置都是独立的时钟
同时LOW基于C
D
和S
D
使得这两个Q
和Q HIGH
订购代码：
订单号
74F112SC
74F112SJ
74F112PC
包装数
M16A
M16D
N16E
包装说明
16引脚小外形集成电路（ SOIC ） ， JEDEC MS- 012 ， 0.150窄
16引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
16引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ，宽0.300
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
逻辑符号
接线图
IEEE / IEC
2000仙童半导体公司
DS009472
www.fairchildsemi.com
74F112
单位装载/扇出
U.L.
引脚名称
J
1
, J
2
, K
1
, K
2
CP
1
， CP
2
C
D1
, C
D2
S
D1
, S
D2
数据输入
时钟脉冲输入（主动下降沿）
直接清除输入（低电平有效）
直接设置输入（低电平有效）
描述
1.0/1.0
1.0/4.0
1.0/5.0
1.0/5.0
50/33.3
输入I
IH
/I
IL
高/低输出I
OH
/I
OL
20
A/
0.6毫安
20
A/
2.4毫安
20
A/
3.0毫安
20
A/
3.0毫安
Q
1
, Q
2
, Q
1
, Q
2
输出
1毫安/ 20毫安
真值表
输入
S
D
L
H
L
H
H
H
H
C
D
H
L
L
H
H
H
H
CP
X
X
J
X
X
X
h
l
h
l
K
X
X
X
h
h
l
l
输出
Q
H
L
H
Q
0
L
H
Q
0
Q
L
H
H
Q
0
H
L
Q
0
H (h)
=
高电压电平
L (l)
=
低电压电平
X
=
非物质
=
HIGH到LOW时钟转换
Q
0
(Q
0
)
=
钟高至低跳变前
小写字母表示的参考输入或输出1建立时间之前HIGH到LOW时钟过渡的状态。
X
逻辑图
（一个半部分所示）
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟。
www.fairchildsemi.com
2
74F112
物理尺寸
英寸（毫米），除非另有说明
16引脚小外形集成电路（ SOIC ） ， JEDEC MS- 012 ， 0.150窄
包装数M16A
5
www.fairchildsemi.com
QQ：2881677436 复制
