74ALVC373
八路D型透明锁存器;三态
牧师02 - 二○○七年十月一十八日
产品数据表
1.概述
该74ALVC373是一个八进制D型透明锁存器具有独立的D型输入，
每个锁存和三态总线为导向的应用真正的输出。锁存使能（ LE ）输入
和一个输出使能（ OE ）输入通用于所有的锁存器。
当LE引脚为高电平，在D输入端（引脚D0 D7）的数据输入锁存器。在这
状态，锁存器是透明的，即，锁存器的输出将改变每次其
对应的D输入端的变化。当销LE为低电平时，锁存器存储的信息
这是目前在D -一个输入设置时间的高到低的跳变前
引脚LE 。
当OE引脚为低电平时，八个锁存器中的内容都可以在Q输出端（引脚
Q0到Q7 ） 。当OE引脚为高电平时，输出为高阻关断状态。
的输入脚的OE的操作不影响锁存器的状态。
该74ALVC373在功能上等同于74ALVC573 ，但具有不同的针
安排。
2.特点
s
s
s
s
s
s
s
宽电源电压范围从1.65 V至3.6 V
3.6 V宽容输入/输出
CMOS低功耗
直接接口与TTL电平（ 2.7 V至3.6 V ）
掉电模式
闭锁性能超过250毫安
符合JEDEC标准：
x
JESD8-7 （ 1.65 V至1.95 V）
x
JESD8-5 （ 2.3 V至2.7 V ）
x
JESD8B / JESD36 （ 2.7 V至3.6 V ）
s
ESD保护：
x
HBM JESD22- A114E超过2000伏
x
MM JESD22 -A 115 - A超过200 V
恩智浦半导体
74ALVC373
八路D型透明锁存器;三态
5.管脚信息
5.1钢钉
1号航站楼
索引区
Q0
D0
OE
Q0
D0
D1
Q1
Q2
D2
D3
Q3
1
2
3
4
5
6
7
8
9
20 V
CC
19 Q7
18 D7
17 D6
16 Q6
15 Q5
14 D5
13 D4
12 Q4
11 LE
001aad090
2
3
4
5
20 V
CC
19 Q7
18 D7
17 D6
16 Q6
15 Q5
14 D5
13 D4
12 Q4
LE 11
D1
Q1
Q2
D2
D3
Q3
6
7
8
9
GND 10
GND
(1)
373A
1
OE
373A
GND 10
001aad089
透明的顶视图
（1）模具基体是利用连接到该垫
导电芯片粘接材料。它不能被用作
电源引脚或输入。
图6.引脚CON组fi guration SO20和TSSOP20
图7.引脚CON组fi guration DHVQFN20
5.2引脚说明
表2中。
符号
D[0:7]
LE
OE
Q[0:7]
V
CC
GND
引脚说明
针
3, 4, 7, 8, 13, 14, 17, 18
11
1
2, 5, 6, 9, 12, 15, 16, 19
20
10
描述
数据输入
锁存使能输入（高电平有效）
输出使能输入（低电平有效）
三态输出锁存器
电源电压
接地（ 0 V ）
74ALVC373_2
NXP B.V. 2007年保留所有权利。
产品数据表
牧师02 - 二○○七年十月一十八日
4 17
恩智浦半导体
74ALVC373
八路D型透明锁存器;三态
6.功能描述
表3中。
多功能表
[1]
输入
OE
启用和读取寄存器
（透明模式）
锁存器和寄存器读
锁存器和禁用
输出
[1]
操作模式
内部锁存
LE
H
H
L
L
X
L
Dn
L
H
l
h
X
h
L
H
L
H
X
H
产量
Qn
L
H
L
H
Z
Z
L
L
L
L
H
H
H =高电压等级
H =高电平电压电平一个建立时间之前的高到低的LE的过渡
L =低电压等级
升=低电压电平的一个建立时间之前的高到低的LE的过渡
X =无关
Z =高阻关断状态
7.极限值
表4 。
极限值
按照绝对最大额定值系统（ IEC 60134 ） 。电压参考GND（地= 0V）。
符号
V
CC
I
IK
V
I
I
OK
V
O
参数
电源电压
输入钳位电流
输入电压
输出钳位电流
输出电压
V
O
＆ GT ; V
CC
或V
O
＆ LT ; 0 V
输出高电平或者低电平状态
输出三态
掉电模式下，V
CC
= 0 V
I
O
I
CC
I
GND
T
英镑
P
合计
[1]
[2]
[3]
[2]
[1] [2]
条件
V
I
＆ LT ; 0 V
民
0.5
50
0.5
-
0.5
0.5
0.5
-
-
100
65
最大
+4.6
-
+4.6
±50
V
CC
+ 0.5
+4.6
+4.6
±50
100
-
+150
500
单位
V
mA
V
mA
V
V
V
mA
mA
mA
°C
mW
输出电流
电源电流
地电流
储存温度
总功耗
V
O
= 0 V到V
CC
T
AMB
=
40 °C
+85
°C
[3]
-
如果输入和输出电流额定值是所观察到的输入和输出电压额定值可能被超过。
当V
CC
= 0 V（掉电模式）时，输出电压可以是3.6伏在正常的操作。
对于SO20封装： 70以上
°C
8毫瓦/ K线性降额。
对于TSSOP20封装： 60岁以上
°C
5.5毫瓦/ K线性降额。
对于DHVQFN20包： 60岁以上
°C
4.5毫瓦/ K线性降额。
74ALVC373_2
NXP B.V. 2007年保留所有权利。
产品数据表
牧师02 - 二○○七年十月一十八日
5 17
飞利浦半导体
产品speci fi cation
八路D型透明锁存器;三态
特点
宽电源电压范围从1.65至3.6 V
符合JEDEC标准：
JESD8-7 （ 1.65 1.95 V）
JESD8-5 （ 2.3 2.7 V ）
JESD8B / JESD36 （2.7 3.6 V ） 。
3.6 V宽容输入/输出
CMOS低功耗
直接接口与TTL电平（2.7 3.6 V ）
掉电模式
闭锁性能超过
≤250
mA
ESD保护：
2000 V人体模型（ JESD22 - A114 -A ）
200 V机器模型（ JESD22 - A115 -A ） 。
描述
74ALVC373
该74ALVC373是一款高性能，低功耗，
低电压，硅栅CMOS器件和优越于最
先进的CMOS兼容TTL家庭。
该74ALVC373是一个八进制D型透明锁存器
设有独立的D型输入，每个锁存器和三态
输出的总线型应用。锁存使能（ LE ）
输入端和一个输出使能（OE ）输入通用于所有
内部锁存器。
该74ALVC373由八个D型透明
锁存器三态输出的真实。当LE为高电平时，数据
在D
n
输入端进入锁存器。在这种状态下
锁存器是透明的，即锁存器输出将改变状态
每一次它的相应的D输入端的变化。
当LE为低电平时，锁存器存储的信息
是存在的D输入，一个建立时间之前的
HIGH到LOW LE的过渡。当OE是低电平时，
8个锁存器的内容，可在输出端。
当OE为高电平时，输出为高阻
OFF状态。将OE输入的操作不影响
锁存器的状态。
该' 373 '在功能上等同于' 573 ' ，有' 573 '
有不同的管脚排列。
快速参考数据
GND = 0 V ;吨
AMB
= 25
°C.
符号
t
PHL
/t
PLH
参数
传播延迟输入端D
n
输出Q
n
条件
V
CC
= 1.8 V ;
L
= 30 pF的;
L
= 1 k
V
CC
= 2.5 V ;
L
= 30 pF的;
L
= 500
V
CC
= 2.7 V ;
L
= 50 pF的;
L
= 500
V
CC
= 3.3 V ;
L
= 50 pF的;
L
= 500
C
I
C
PD
输入电容
每个缓冲区的功率耗散电容
V
CC
= 3.3 V ;注1和2
输出使能
输出禁用
笔记
1. C
PD
被用于确定所述动态功耗（P
D
in
W).
P
D
= C
PD
×
V
CC2
×
f
i
+ (C
L
×
V
CC2
×
f
o
）其中：
f
i
=以MHz输入频率;
f
o
=以MHz输出频率;
C
L
=以pF输出负载电容;
V
CC
=在伏的电源电压。
2.条件为V
I
= GND到V
CC
和锁存器是透明模式。
35
14
pF
pF
典型值。
3.0
2.3
2.4
2.2
3.5
单位
ns
ns
ns
ns
pF
2002年02月26日
2
飞利浦半导体
产品speci fi cation
八路D型透明锁存器;三态
订购信息
套餐
类型编号
引脚
74ALVC373D
74ALVC373PW
功能表
见注1 。
输入
操作模式
OE
启用和读取寄存器
（透明模式）
锁存器和寄存器读
锁存器和禁用
输出
记
1. H =高电压电平;
H =高电平电压电平一个建立时间之前的高到低的LE的过渡;
L =低电压电平;
升=低电压电平的一个建立时间之前的高到低的LE的过渡;
X =不关心;
Z =高阻关断状态。
钉扎
针
1
2, 5, 6, 9, 12, 15, 16, 19
3, 4, 7, 8, 13, 14, 17, 18
10
11
20
符号
OE
Q
0
以Q
7
D
0
到D
7
GND
LE
V
CC
三态输出锁存器
数据输入
接地（ 0 V ）
锁存使能输入（高电平有效）
电源电压
描述
输出使能输入（低电平有效）
L
L
L
L
H
H
LE
H
H
L
L
X
L
D
n
L
H
l
h
X
h
20
20
包
SO
TSSOP
材料
塑料
塑料
74ALVC373
CODE
SOT163-1
SOT360-1
国内
锁存器
L
H
L
H
X
H
输出
Q
0
以Q
7
L
H
L
H
Z
Z
2002年02月26日
3
飞利浦半导体
产品speci fi cation
八路D型透明锁存器;三态
特点
宽电源电压范围从1.65至3.6 V
符合JEDEC标准：
JESD8-7 （ 1.65 1.95 V）
JESD8-5 （ 2.3 2.7 V ）
JESD8B / JESD36 （2.7 3.6 V ） 。
3.6 V宽容输入/输出
CMOS低功耗
直接接口与TTL电平（2.7 3.6 V ）
掉电模式
闭锁性能超过
≤250
mA
ESD保护：
2000 V人体模型（ JESD22 - A114 -A ）
200 V机器模型（ JESD22 - A115 -A ） 。
描述
74ALVC373
该74ALVC373是一款高性能，低功耗，
低电压，硅栅CMOS器件和优越于最
先进的CMOS兼容TTL家庭。
该74ALVC373是一个八进制D型透明锁存器
设有独立的D型输入，每个锁存器和三态
输出的总线型应用。锁存使能（ LE ）
输入端和一个输出使能（OE ）输入通用于所有
内部锁存器。
该74ALVC373由八个D型透明
锁存器三态输出的真实。当LE为高电平时，数据
在D
n
输入端进入锁存器。在这种状态下
锁存器是透明的，即锁存器输出将改变状态
每一次它的相应的D输入端的变化。
当LE为低电平时，锁存器存储的信息
是存在的D输入，一个建立时间之前的
HIGH到LOW LE的过渡。当OE是低电平时，
8个锁存器的内容，可在输出端。
当OE为高电平时，输出为高阻
OFF状态。将OE输入的操作不影响
锁存器的状态。
该' 373 '在功能上等同于' 573 ' ，有' 573 '
有不同的管脚排列。
快速参考数据
GND = 0 V ;吨
AMB
= 25
°C.
符号
t
PHL
/t
PLH
参数
传播延迟输入端D
n
输出Q
n
条件
V
CC
= 1.8 V ;
L
= 30 pF的;
L
= 1 k
V
CC
= 2.5 V ;
L
= 30 pF的;
L
= 500
V
CC
= 2.7 V ;
L
= 50 pF的;
L
= 500
V
CC
= 3.3 V ;
L
= 50 pF的;
L
= 500
C
I
C
PD
输入电容
每个缓冲区的功率耗散电容
V
CC
= 3.3 V ;注1和2
输出使能
输出禁用
笔记
1. C
PD
被用于确定所述动态功耗（P
D
in
W).
P
D
= C
PD
×
V
CC2
×
f
i
+ (C
L
×
V
CC2
×
f
o
）其中：
f
i
=以MHz输入频率;
f
o
=以MHz输出频率;
C
L
=以pF输出负载电容;
V
CC
=在伏的电源电压。
2.条件为V
I
= GND到V
CC
和锁存器是透明模式。
35
14
pF
pF
典型值。
3.0
2.3
2.4
2.2
3.5
单位
ns
ns
ns
ns
pF
2002年02月26日
2
飞利浦半导体
产品speci fi cation
八路D型透明锁存器;三态
订购信息
套餐
类型编号
引脚
74ALVC373D
74ALVC373PW
功能表
见注1 。
输入
操作模式
OE
启用和读取寄存器
（透明模式）
锁存器和寄存器读
锁存器和禁用
输出
记
1. H =高电压电平;
H =高电平电压电平一个建立时间之前的高到低的LE的过渡;
L =低电压电平;
升=低电压电平的一个建立时间之前的高到低的LE的过渡;
X =不关心;
Z =高阻关断状态。
钉扎
针
1
2, 5, 6, 9, 12, 15, 16, 19
3, 4, 7, 8, 13, 14, 17, 18
10
11
20
符号
OE
Q
0
以Q
7
D
0
到D
7
GND
LE
V
CC
三态输出锁存器
数据输入
接地（ 0 V ）
锁存使能输入（高电平有效）
电源电压
描述
输出使能输入（低电平有效）
L
L
L
L
H
H
LE
H
H
L
L
X
L
D
n
L
H
l
h
X
h
20
20
包
SO
TSSOP
材料
塑料
塑料
74ALVC373
CODE
SOT163-1
SOT360-1
国内
锁存器
L
H
L
H
X
H
输出
Q
0
以Q
7
L
H
L
H
Z
Z
2002年02月26日
3
74ALVC373
八路D型透明锁存器;三态
牧师02 - 二○○七年十月一十八日
产品数据表
1.概述
该74ALVC373是一个八进制D型透明锁存器具有独立的D型输入，
每个锁存和三态总线为导向的应用真正的输出。锁存使能（ LE ）输入
和一个输出使能（ OE ）输入通用于所有的锁存器。
当LE引脚为高电平，在D输入端（引脚D0 D7）的数据输入锁存器。在这
状态，锁存器是透明的，即，锁存器的输出将改变每次其
对应的D输入端的变化。当销LE为低电平时，锁存器存储的信息
这是目前在D -一个输入设置时间的高到低的跳变前
引脚LE 。
当OE引脚为低电平时，八个锁存器中的内容都可以在Q输出端（引脚
Q0到Q7 ） 。当OE引脚为高电平时，输出为高阻关断状态。
的输入脚的OE的操作不影响锁存器的状态。
该74ALVC373在功能上等同于74ALVC573 ，但具有不同的针
安排。
2.特点
s
s
s
s
s
s
s
宽电源电压范围从1.65 V至3.6 V
3.6 V宽容输入/输出
CMOS低功耗
直接接口与TTL电平（ 2.7 V至3.6 V ）
掉电模式
闭锁性能超过250毫安
符合JEDEC标准：
x
JESD8-7 （ 1.65 V至1.95 V）
x
JESD8-5 （ 2.3 V至2.7 V ）
x
JESD8B / JESD36 （ 2.7 V至3.6 V ）
s
ESD保护：
x
HBM JESD22- A114E超过2000伏
x
MM JESD22 -A 115 - A超过200 V
恩智浦半导体
74ALVC373
八路D型透明锁存器;三态
5.管脚信息
5.1钢钉
1号航站楼
索引区
Q0
D0
OE
Q0
D0
D1
Q1
Q2
D2
D3
Q3
1
2
3
4
5
6
7
8
9
20 V
CC
19 Q7
18 D7
17 D6
16 Q6
15 Q5
14 D5
13 D4
12 Q4
11 LE
001aad090
2
3
4
5
20 V
CC
19 Q7
18 D7
17 D6
16 Q6
15 Q5
14 D5
13 D4
12 Q4
LE 11
D1
Q1
Q2
D2
D3
Q3
6
7
8
9
GND 10
GND
(1)
373A
1
OE
373A
GND 10
001aad089
透明的顶视图
（1）模具基体是利用连接到该垫
导电芯片粘接材料。它不能被用作
电源引脚或输入。
图6.引脚CON组fi guration SO20和TSSOP20
图7.引脚CON组fi guration DHVQFN20
5.2引脚说明
表2中。
符号
D[0:7]
LE
OE
Q[0:7]
V
CC
GND
引脚说明
针
3, 4, 7, 8, 13, 14, 17, 18
11
1
2, 5, 6, 9, 12, 15, 16, 19
20
10
描述
数据输入
锁存使能输入（高电平有效）
输出使能输入（低电平有效）
三态输出锁存器
电源电压
接地（ 0 V ）
74ALVC373_2
NXP B.V. 2007年保留所有权利。
产品数据表
牧师02 - 二○○七年十月一十八日
4 17
恩智浦半导体
74ALVC373
八路D型透明锁存器;三态
6.功能描述
表3中。
多功能表
[1]
输入
OE
启用和读取寄存器
（透明模式）
锁存器和寄存器读
锁存器和禁用
输出
[1]
操作模式
内部锁存
LE
H
H
L
L
X
L
Dn
L
H
l
h
X
h
L
H
L
H
X
H
产量
Qn
L
H
L
H
Z
Z
L
L
L
L
H
H
H =高电压等级
H =高电平电压电平一个建立时间之前的高到低的LE的过渡
L =低电压等级
升=低电压电平的一个建立时间之前的高到低的LE的过渡
X =无关
Z =高阻关断状态
7.极限值
表4 。
极限值
按照绝对最大额定值系统（ IEC 60134 ） 。电压参考GND（地= 0V）。
符号
V
CC
I
IK
V
I
I
OK
V
O
参数
电源电压
输入钳位电流
输入电压
输出钳位电流
输出电压
V
O
＆ GT ; V
CC
或V
O
＆ LT ; 0 V
输出高电平或者低电平状态
输出三态
掉电模式下，V
CC
= 0 V
I
O
I
CC
I
GND
T
英镑
P
合计
[1]
[2]
[3]
[2]
[1] [2]
条件
V
I
＆ LT ; 0 V
民
0.5
50
0.5
-
0.5
0.5
0.5
-
-
100
65
最大
+4.6
-
+4.6
±50
V
CC
+ 0.5
+4.6
+4.6
±50
100
-
+150
500
单位
V
mA
V
mA
V
V
V
mA
mA
mA
°C
mW
输出电流
电源电流
地电流
储存温度
总功耗
V
O
= 0 V到V
CC
T
AMB
=
40 °C
+85
°C
[3]
-
如果输入和输出电流额定值是所观察到的输入和输出电压额定值可能被超过。
当V
CC
= 0 V（掉电模式）时，输出电压可以是3.6伏在正常的操作。
对于SO20封装： 70以上
°C
8毫瓦/ K线性降额。
对于TSSOP20封装： 60岁以上
°C
5.5毫瓦/ K线性降额。
对于DHVQFN20包： 60岁以上
°C
4.5毫瓦/ K线性降额。
74ALVC373_2
NXP B.V. 2007年保留所有权利。
产品数据表
牧师02 - 二○○七年十月一十八日
5 17
QQ：2881677436 复制
