【集成电路74ALS563A/74ALS564A触发器锁存器/触发器产品speci fi cation】,IC型号74ALS563AD,74ALS563AD PDF资料,74ALS563AD经销商,ic,电子元器件-51电子网

集成电路

74ALS563A/74ALS564A

触发器锁存器/触发器

产品speci fi cation

IC05数据手册

1996年7月1日

飞利浦

半导体

飞利浦半导体

产品speci fi cation

锁存器/触发器

74ALS563A

74ALS564A

特点

74ALS373

74ALS563A/74ALS564A

八路透明锁存器，反相（三态）

八D触发器，反相（三态）

描述

该74ALS563A是一个八进制透明锁存器耦合到8

三态输出设备。该装置的两部分被控制

独立地通过使（E）和输出使能（OE ）的控制栅极。

该74ALS563A是74ALS373的互补版本和

有宽边的引脚配置，以方便PC板布局

并允许简单的接口与微处理器。

在D输入端的数据被传输到锁存器的输出，当

启用（ E）输入为高。闩锁保持透明的数据

输入而E为高，并存储反转数据即本

前一个设置的时间高至低使过渡。

该74ALS564A是74ALS373的互补版本和

有宽边的引脚配置，以方便PC板布局

并允许简单的接口与微处理器。

它是一个8位的边沿触发的寄存器耦合到八个三态输出

缓冲区。该装置的两部分可以独立控制

由时钟（CP）和输出使能（OE ）的控制栅极。

该寄存器被完全边沿触发。 D输入的状态， 1

低到高时钟转换之前设定的时间转移到

相应的触发器的Q输出端。

低电平有效输出使能（ OE ）控制所有八个三态缓冲器

独立的锁存操作。当OE是低电平，锁存或

透明数据出现在输出端。

当OE为高电平时，输出处于高阻抗“关”状态，

这意味着，他们既不会开车，也没有装载车。

制图

数

74ALS563A是宽边的引脚和反相版本

74ALS564A是宽边的引脚和反相版本

74ALS374

在包的两侧输入和输出允许容易

接口微处理器

可用作输入或输出端口，用于微处理器

总线接口3态输出

常见的输出使能

74ALS573A和74ALS574A都是非反相版

分别74ALS563B和74ALS564A

典型

电源电流

（总）

12mA

15mA

TYPE

74ALS563A

74ALS564A

典型

传播延迟

6.0ns

订购信息

订货编号

描述

商用系列

V

CC

= 5V

±10%,

T

AMB

= 0 ° C至+ 70°C

74ALS563AN ， 74ALS564AN

74ALS563AD ， 74ALS564AD

20引脚塑料DIP

20引脚塑料溶胶

SOT146-1

SOT163-1

输入和输出负载和扇出表

引脚

D0 – D7

E（ 74ALS563A ）

OE

CP （ 74ALS564A ）

Q0 – Q7

数据输入

使能输入

输出使能输入（低电平有效）

时钟脉冲输入端（上升沿）

数据输出

描述

74ALS （ U.L. ）

HIGH / LOW

1.0/2.0

1.0/1.0

1.0/2.0

130/240

负载值

HIGH / LOW

20A/0.2mA

20A/0.1mA

20A/0.2mA

2.6mA/24mA

注意：

一（ 1.0 ） ALS单位负载的定义为： 20μA的高状态， 0.1毫安在低状态。

1996年7月1日

2

853–1306 01670

飞利浦半导体

产品speci fi cation

锁存器/触发器

74ALS563A/74ALS564A

引脚配置 - 74ALS563A

OE 1

D0

D1

D2

D3

D4

D5

D6

D7

2

3

4

5

6

7

8

9

20

19

18

17

16

15

14

13

12

11

V

CC

Q0

Q1

Q2

Q3

Q4

Q5

Q6

Q7

E

引脚配置 - 74ALS564A

OE 1

D0

D1

D2

D3

D4

D5

D6

D7

2

3

4

5

6

7

8

9

20

19

18

17

16

15

14

13

12

11

V

CC

Q0

Q1

Q2

Q3

Q4

Q5

Q6

Q7

CP

GND 10

SC00111

SF01052

逻辑符号 - 74ALS563A

逻辑符号 - 74ALS564A

2

3

4

5

6

7

8

9

2

3

4

5

6

7

8

9

D0

D1

D2

D3

D4

D5

D6

D7

D0

11

E

D1

D2

D3

D4

D5

D6

D7

11

CP

1

OE

Q0

Q1

Q2

Q3

Q4

Q5

Q6

Q7

OE

Q0

Q1

Q2

Q3

Q4

Q5

Q6

Q7

19

V

CC

= 20针

= GND引脚10

18

17

16

15

14

13

12

V

CC

= 20针

= GND引脚10

18

17

16

15

14

13

12

SC00112

SF01053

IEC / IEEE符号 - 74ALS563A

1

11

EN2

2

3

4

5

6

7

8

9

19

18

17

16

15

14

13

12

EN1

IEC / IEEE符号 - 74ALS564A

1

11

C2

2

3

4

5

6

7

8

9

19

18

17

16

15

14

13

12

EN1

2D

1

2D

1

SC00113

SF01054

1996年7月1日

3

飞利浦半导体

产品speci fi cation

锁存器/触发器

74ALS563A/74ALS564A

逻辑图 - 74ALS563A

D0

2

D

E

11

D1

3

D

E

D2

4

D

E

D3

5

D

E

D4

6

D

E

D5

7

D

E

D6

8

D

E

D7

9

D

E

Q

OE

1

19

18

Q1

17

Q2

16

Q3

15

Q4

14

Q5

13

Q6

12

Q7

V

CC

= 20 PIN

= GND引脚10

Q0

SC00116

功能表 - 74ALS563A

输入

OE

L

H

H =

h =

L =

l =

NC =

X =

Z =

↓

=

E

H

↓

L

H

Dn

L

H

l

h

X

Dn

输出

注册

L

H

L

H

NC

Dn

国内

Q0 – Q7

H

L

H

L

NC

Z

禁止输出，

锁存器和寄存器读

HOLD

启用和读取寄存器

经营模式

高电压电平

高邦必须存在一个设置时间之前高至低使过渡

低电压电平

低状态必须出现一次设定时间前高至低使过渡

没有变化

不在乎

高阻抗“关闭”状态

高到低使过渡

1996年7月1日

4

飞利浦半导体

产品speci fi cation

锁存器/触发器

74ALS563A/74ALS564A

逻辑图 - 74ALS564A

D0

2

D

CP Q

CP

11

D1

3

D

CP Q

D2

4

D

CP Q

D3

5

D

CP Q

D4

6

D

CP Q

D5

7

D

CP Q

D6

8

D

CP Q

D7

9

D

CP Q

OE

V

CC

= 20 PIN

= GND引脚10

1

19

Q0

18

Q1

17

Q2

16

Q3

15

Q4

14

Q5

13

Q6

12

Q7

SC00117

功能表 - 74ALS564A

输入

OE

L

H

H =

h =

L =

l =

NC =

X =

Z =

↑

=

↑

=

CP

↑

Dn

l

h

X

Dn

输出

注册

L

H

NC

Dn

国内

Q0 – Q7

H

L

NC

Z

禁止输出，

加载和读取寄存器

HOLD

经营模式

高电压电平

高邦必须存在一个设置时间低到高时钟跳变前

低电压电平

低状态必须出现一次装夹时间低到高时钟跳变前

没有变化

不在乎

高阻抗“关闭”状态

低到高时钟转换

没有低到高时钟跳变

绝对最大额定值

（操作超越极限列于该表中，可能会损害设备的使用寿命。

除非另有说明，这些限制在工作自由空气的温度范围内。）

符号

V

CC

V

IN

I

IN

V

OUT

I

OUT

T

AMB

T

英镑

电源电压

输入电压

输入电流

施加电压输出高输出状态

目前适用于输出低输出状态

工作自由空气的温度范围内

存储温度范围

参数

等级

-0.5到+7.0

-30至+5

-0.5到V

CC

48

0至+70

-65到+150

单位

V

mA

V

mA

°C

1996年7月1日

5