【集成电路数据表74AHC373 ; 74AHCT373八路D型透明锁存器;3-state产品spec】,IC型号74AHC373PW,74AHC373PW PDF资料,74AHC373PW经销商,ic,电子元器件-51电子网

集成电路

数据表

74AHC373 ; 74AHCT373

八路D型透明锁存器;

3-state

产品speci fi cation

取代1998年的数据12月11日

在集成电路， IC06文件

1999年11月23日

飞利浦半导体

产品speci fi cation

八路D型透明锁存器;三态

特点

ESD保护：

HBM EIA / JESD22 - A114 - A超过2000 V

MM EIA / JESD22 - A115 - A超过200 V

CDM EIA / JESD22- C101超过1000 V

平衡传输延迟

所有的输入有施密特触发器操作

输入接受比V更高的电压

常见的三态输出使能输入

功能上等同于' 533 '，' 563 '和' 573 '

对于AHC只：工作在CMOS输入电平

对于AHCT只：工作在TTL电平输入

从指定的

+85

°C

和

+125

°C.

描述

该74AHC / AHCT373是高速硅栅CMOS

器件引脚与低功率肖特基兼容

TTL （ LSTTL ）。它们是符合规定的

JEDEC标准没有。 7A 。

快速参考数据

接地= 0 V ;牛逼

AMB

= 25

°C;

= t

≤

3.0纳秒。

74AHC373 ; 74AHCT373

该74AHC / AHCT373是八路D型透明

锁存器具有独立的D型输入，每个锁存器和

三态输出的总线型应用。 A锁存

使能（ LE ）输入和输出使能（ OE ）输入的

通用于所有锁存器。

在“ 373 ”共有八D型透明锁存器

三态真实输出。当LE为高电平时，在数据

输入端进入锁存器。在该状态下，闩锁

是透明的，即锁存器输出将改变每个状态

计时其对应的D输入端的变化。

当LE为低电平时，锁存器存储的信息

是存在的D输入，一个建立时间之前的

HIGH到LOW LE的过渡。当OE是低电平时，

8个锁存器的内容，可在输出端。

当OE为高电平时，输出为高阻

OFF状态。将OE输入的操作不影响

锁存器的状态。

在“ 373 ”在功能上等同于“ 533 ”，“ 563 ”和

' 573 ' ，但' 533 '和' 563 '已经倒输出和

' 563 '和' 573 '具有不同的管脚排列。

典型

符号

PHL

PLH

笔记

1. C

被用于确定所述动态功耗（P

W).

= C

CC2

∑

CC2

）其中：

=以MHz输入频率;

=以MHz输出频率;

∑

CC2

） =产出的总和;

=以pF输出负载电容;

=在伏的电源电压。

2.条件为V

= GND到V

参数

传播延迟

以Q

; LE到Q

输入电容

输出电容

功耗

电容

= 50 pF的; F = 1兆赫;

注1和2

条件

AHC

= 15 pF的; V

= 5 V

= V

或GND

4.3

3.0

4.0

4.3

3.0

4.0

AHCT

单位

1999年11月23日

飞利浦半导体

产品speci fi cation

八路D型透明锁存器;三态

功能表

见注1 。

输入

操作模式

启用和读取寄存器

（透明模式）

锁存器和寄存器读

锁存器和寄存器

禁止输出，

记

1. H =高电压电平;

74AHC373 ; 74AHCT373

国内

锁存器

输出

以Q

H =高电平电压电平一个建立时间之前的高到低的LE的过渡;

L =低电压电平;

我=低电压电平的一个建立时间之前的高到低的LE的过渡;

X =不关心;

Z =高阻关断状态。

订购信息

北外

AMERICA

74AHC373D

74AHC373PW

74AHCT373D

74AHCT373PW

钉扎

针

2, 5, 6, 9, 12, 15, 16

和19

3, 4, 7, 8, 13, 14, 17

和18

以Q

到D

GND

符号

锁存器输出

数据输入

接地（ 0 V ）

锁存使能输入（高电平有效）

直流电源电压

描述

输出使能输入（低电平有效）

套餐

北美

引脚

74AHC373D

74AHC373PW DH

74AHCT373D

7AHCT373PW DH

包

TSSOP

材料

塑料

CODE

SOT163-1

SOT360-1

SOT163-1

SOT360-1

1999年11月23日

飞利浦半导体

产品speci fi cation

八路D型透明锁存器;三态

74AHC373 ; 74AHCT373

手册， halfpage

OE 1

Q0 2

D0 3

D1 4

Q1 5

20 VCC

19 Q7

18 D7

17 D6

16 Q6

手册， halfpage

373

Q2 6

D2 7

D3 8

Q3 9

GND 10

MNA185

15 Q5

14 D5

13 D4

12 Q4

11 LE

MNA186

Fig.1引脚配置。

图2逻辑符号。

手册， halfpage

MNA187

图3 IEC逻辑符号。

1999年11月23日

飞利浦半导体

产品speci fi cation

八路D型透明锁存器;三态

74AHC373 ; 74AHCT373

手册， halfpage

LATCH

1到8

3-STATE

输出

手册， halfpage

Q4 12

Q5 15

Q6 16

Q7 19

MNA189

11 LE

1 OE

MNA184

图4的功能框图。

图5逻辑图（ 1锁存器）。

手册，全页宽

LATCH

乐乐

LATCH

乐乐

LATCH

乐乐

LATCH

乐乐

LATCH

乐乐

LATCH

乐乐

LATCH

乐乐

LATCH

乐乐

MNA199

图6的逻辑图。

1999年11月23日

74AHC373 ; 74AHCT373

八路D型TRANSPARANT锁存器;三态

牧师03 - 2008年5月20日

产品数据表

1.概述

该74AHC373 ; 74AHCT373是高速硅栅CMOS器件，其引脚兼容

低功耗肖特基TTL （ LSTTL ）。这是符合JEDEC标准的特定网络版

第7 -A 。

该74AHC373 ; 74AHCT373由八D型透明锁存器为特色

独立的D型输入，每个锁存和三态总线真正的面向输出

应用程序。锁存器的使能输入（LE）和一个输出使能输入端（OE）通用于所有

锁存器。

当LE引脚为高电平，在DN输入数据进入锁存器。在这种状态下

锁存器是透明的，即锁存器输出将每次改变状态及其相应的

DN输入的变化。当销LE为低电平时，锁存器存储中是否存在相应的信息

在DN的投入，经过设定时间前LE的高到低的过渡。

当销OE为低电平时， 8锁存器的内容可在输出端。当

OE引脚为高电平时，输出为高阻关断状态。在OE的操作

输入不影响锁存器的状态。

该74AHC373 ; 74AHCT373在功能上等同于74AHC573 ; 74AHCT573 ，但

具有不同的管脚排列。

2.特点

平衡传输延迟

所有的输入有一个施密特触发器动作

常见的三态输出使能输入

输入接受比V更高的电压

功能上等同于74AHC573 ; 74AHCT573

输入电平：

对于74AHC373 ： CMOS输入电平

对于74AHCT373 ：TTL输入电平

ESD保护：

HBM EIA / JESD22- A114E超过2000伏

MM EIA / JESD22 - A115 - A超过200 V

CDM EIA / JESD22- C101C超过1000 V

多种封装选择

从特定网络版

40 °C

+85

°C

从

40 °C

+125

°C

恩智浦半导体

74AHC373 ; 74AHCT373

八路D型TRANSPARANT锁存器;三态

3.订购信息

表1中。

订购信息

包

温度范围

74AHC373

74AHC373D

74AHC373PW

74AHCT373

74AHCT373D

74AHCT373PW

40 °C

+125

°C

40 °C

+125

°C

SO20

TSSOP20

塑料小外形封装; 20线索;

体宽7.5毫米

塑料薄小外形封装; 20线索;

体宽4.4毫米

SOT163-1

SOT360-1

40 °C

+125

°C

40 °C

+125

°C

SO20

TSSOP20

塑料小外形封装; 20线索;

体宽7.5毫米

塑料薄小外形封装; 20线索;

体宽4.4毫米

SOT163-1

SOT360-1

名字

描述

VERSION

类型编号

4.功能图

LATCH

1到8

3-STATE

输出

001aae050

图1 。

工作原理图

74AHC_AHCT373_3

产品数据表

牧师03 - 2008年5月20日

2 17

恩智浦半导体

74AHC373 ; 74AHCT373

八路D型TRANSPARANT锁存器;三态

001aae048

001aae049

图2 。

逻辑符号

图3 。

IEC逻辑符号

LATCH

乐乐

LATCH

乐乐

LATCH

乐乐

LATCH

乐乐

LATCH

乐乐

LATCH

乐乐

LATCH

乐乐

LATCH

乐乐

001aae052

图4 。

逻辑图

001aae051

图5 。

逻辑图（ 1锁存器）

74AHC_AHCT373_3

产品数据表

牧师03 - 2008年5月20日

3 17

恩智浦半导体

74AHC373 ; 74AHCT373

八路D型TRANSPARANT锁存器;三态

5.管脚信息

5.1钢钉

74AHC373

74AHCT373

20 V

19 Q7

18 D7

17 D6

16 Q6

15 Q5

14 D5

13 D4

12 Q4

11 LE

001aai132

GND 10

图6 。

引脚CON组fi guration SO20和TSSOP20

5.2引脚说明

表2中。

符号

GND

引脚说明

针

描述

三态输出使能输入（低电平有效）

三态输出锁存器

数据输入

三态输出锁存器

数据输入

三态输出锁存器

接地（ 0 V ）

锁存使能输入（高电平有效）

三态输出锁存器

数据输入

三态输出锁存器

数据输入

74AHC_AHCT373_3

产品数据表

牧师03 - 2008年5月20日

4 17

恩智浦半导体

74AHC373 ; 74AHCT373

八路D型TRANSPARANT锁存器;三态

表2中。

符号

引脚说明

- 续

针

描述

数据输入

三态输出锁存器

电源电压

6.功能描述

表3中。

功能表

[1]

控制

启用和读取寄存器（透明模式）

锁存器和寄存器读

锁存器和输出禁用

输入

[1]

H =高电压电平;

H =高电平电压电平一个建立时间之前的高到低的LE的过渡;

L =低电压电平;

升=低电压电平的一个建立时间之前的高到低的LE的过渡;

X =不关心;

Z =高阻关断状态。

经营模式

国内

LATCH

产量

Q0到Q7

7.极限值

表4 。

极限值

按照绝对最大额定值系统（ IEC 60134 ）。电压参考GND（地= 0V）。

符号

GND

英镑

合计

[1]

[2]

参数

电源电压

输入电压

输入钳位电流

输出钳位电流

输出电流

电源电流

地电流

储存温度

总功耗

条件

民

0.5

最大

+7.0

+20

+25

+75

+150

500

单位

°C

＆ LT ;

0.5

＆ LT ;

0.5

V或V

＆ GT ; V

+ 0.5 V

0.5

V到（V

+ 0.5 V)

[1]

AMB

40 °C

+125

°C

[2]

如果输入和输出电流额定值是所观察到的输入和输出电压额定值可能被超过。

对于SO20封装： 70以上

°C

P的值

合计

减额线性8毫瓦/ K 。

对于TSSOP20封装： 60岁以上

°C

P的值

合计

减额线性5.5毫瓦/ K 。

74AHC_AHCT373_3

产品数据表

牧师03 - 2008年5月20日

5 17