74ACT715 74ACT715 -R可编程视频同步发生器
1988年11月
修订后的1998年12月
74ACT71574ACT715-R
可编程视频同步发生器
概述
该ACT715和ACT715 -R是20针的TTL输入compati-
BLE设备产生水平，垂直的能力，
用于电视的复合同步和空信号，
显示器。所有脉冲宽度由完全可定义
用户。该装置能够产生信号的
隔行和操作的非隔行扫描模式。
均衡和锯齿脉冲可以被引入到
在需要的时候将复合同步信号。
四个附加的信号也可以被提供时
复合同步或空白的使用。这些信号可以是
用于产生水平或垂直选通脉冲时，光标
位置或垂直的中断信号。
这些设备就有关系没有假设
统架构。线路速率和场/帧速率都是一个
被编程到数据寄存器中的值的函数，
状态寄存器，以及在输入时钟频率。
该ACT715的面具编程为默认的时钟
禁用状态。位的状态寄存器，寄存器0的10 ，
默认为逻辑“0”。这有利于（重新）编程
之前的操作。
在ACT715 -R是一样在所有方面的ACT715
不同之处在于ACT715 - R被掩模编程，以默认
一个时钟使能状态。位的状态寄存器10
默认为逻辑“1”。虽然完全（再）可编
均衡器，所述ACT715 -R的版本更适合于应用
使用默认的14.31818 MHz的RS - 170寄存器值。
此功能允许开机直接进入操作，采取后续
荷兰国际集团的单一CLEAR脉冲。
特点
s
最大输入时钟频率
＆ GT ;
130兆赫
s
隔行扫描和非隔行扫描的格式提供
s
单独或复合的水平和垂直同步和
可用的空白信号
s
通过寄存器完全控制脉冲宽度
程序设计
s
所有输入为TTL兼容
s
所有输出8 mA驱动
s
默认RS170 / NTSC值面膜编入
注册
s
ACT715 -R是掩模编程的默认为一个时钟
使能状态，便于启动到14.31818 MHz的
RS170时机
订购代码：
订单号
74ACT715SC
74ACT715PC
74ACT715-RSC
74ACT715-RPC
包装数
M20B
N20A
M20B
N20A
包装说明
20引脚小外形集成电路（ SOIC ） ， JEDEC MS- 013 ， 0.300 “宽
20引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ， 0.300 “宽
20引脚小外形集成电路（ SOIC ） ， JEDEC MS- 013 ， 0.300 “宽
20引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ， 0.300 “宽
也可在磁带和卷轴装置。通过附加后缀字母“X”的订货代码指定。
接线图
引脚分配为DIP和SOIC
FACT是仙童半导体公司的商标。
1999仙童半导体公司
DS010137.prf
www.fairchildsemi.com
74ACT71574ACT715-R
逻辑框图
引脚说明
有一个总的13个输入和5个输出
ACT715.
数据输入D0-D7 ：
数据输入引脚连接到
地址寄存器和数据输入寄存器。
地址/数据：
的地址/数据信号被锁存到
设备上的负荷信号的下降沿。信号
确定的地址（ 0）或数据（1）是存在于
数据总线。
L / HBYTE ：
左/ HBYTE信号被锁存到器件
对LOAD信号的下降沿。信号阻止 -
如果地雷的数据将被读入8 LSB的（0）或四
MSB的（ 1 ）数据寄存器中。 A 1在此引脚时
地址/数据是0允许自动加载模式。
负载：
负荷控制引脚的数据加载到地址
或数据寄存器在上升沿。地址/数据和L /
HBYTE数据被加载到该设备上的下降沿
负载。安装销已实现为
施密特触发器输入的更好的噪声抑制。
时钟：
系统时钟输入的所有时机
衍生。时钟管脚已被实现为一个施密特
触发更好的抗噪声能力。钟和
LOAD信号是异步和独立的。产量
发生在时钟的下降沿的状态改变。
CLR ：
CLEAR引脚是一个异步输入的初始
用于表征设备时，实在是高。初始化包括
设置所有寄存器进入面罩编程值，
初始化所有的计数器，比较器和寄存器。该
CLEAR引脚被实现为一个施密特触发器
更好的噪声抑制。一个清晰的脉搏，应认定
由用户之后立即电，以确保正确
的初始化寄存器，即使用户打算
（重新）对器件进行编程。
注意：
一个清晰的脉冲将禁用该ACT715的时钟，并且
启用该ACT715 -R时钟。
奇/偶：
输出标识，如果显示是奇
隔行扫描的（高）或甚至（低）字段时装置处于
操作隔行扫描模式。在逐行扫描模式
操作此输出始终为高电平。数据可以是串行
扫描出来的在扫描模式该引脚。
VCSYNC ：
输出垂直或复合同步信号
基于状态寄存器的值。均衡和
锯齿脉冲将（如果启用）上的VCSYNC输出
信号仅在混合模式下。
VCBLANK ：
输出垂直或复合消隐信号
基于状态寄存器的值。
HBLHDR ：
输出水平消隐信号，水平
门控信号或光标位置的基础上桩号值
土族寄存器。
HSYNVDR ：
输出水平同步信号，垂直Gat-
根据桩号值荷兰国际集团信号或垂直信号中断
土族寄存器。
www.fairchildsemi.com
2
74ACT71574ACT715-R
注册说明
所有的数据寄存器是12位宽。所有宽度的
脉冲通过指定开始计数和端限定
算上所有的脉冲。卧式脉冲被指定与 -
关于对每行和垂直时钟脉冲的数量
脉冲被指定以尊重到每行的数
框架。
REG0状态寄存器
状态寄存器控制的操作模式中，
信号输出和这些输出的极性。
状态寄存器的默认值是0 （000十六进制）
在ACT715和是“1024” （400十六进制）的ACT715 -R上。
0-2位
B
2
B
1
B
0
VCBLANK VCSYNC HBLHDR HSYNVDR
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
CBLANK
VBLANK
CBLANK
VBLANK
CBLANK
VBLANK
CBLANK
VBLANK
CSYNC
CSYNC
VSYNC
VSYNC
CSYNC
CSYNC
VSYNC
VSYNC
3-4位
B
4
0
B
3
0
均衡
（默认）
0
1
1
1
0
1
非交错式双锯齿
非法状态
操作模式
交错的双锯齿和
HGATE
HBLANK
HGATE
HBLANK
CUSOR
HBLANK
CUSOR
HBLANK
VGATE
VGATE
HSYNC
HSYNC
VINT
VINT
HSYNC
HSYNC
（默认）
B10—
禁用系统时钟（ 0 ）
允许系统时钟（ 1 ）
对于B10的默认值是“0 ”，在ACT715
和“1 ”，在ACT715 -R上。
B11—
禁用计数器测试模式（ 0 ）
启用计数器测试模式（ 1 ）
该位不是为用户而是为
内部测试而已。
水平段寄存器
水平间隔寄存器确定的数量
每行的时钟周期和Horizon-的特性
TAL同步和空白脉冲。
REG1—
REG2—
REG3—
REG4—
卧式前廊
水平同步脉冲结束时间
水平消隐宽度
横向区间宽度＃时钟的
每行
垂直间隔寄存器
场间间隔寄存器确定的数量
每架线等的垂直空白的特点
和同步脉冲。
REG5—
REG6—
REG7—
REG8—
垂直前廊
垂直同步脉冲结束时间
垂直消隐宽度
垂直间隔宽度
每帧
＃线路
均衡和锯齿脉冲
规格寄存器
这些寄存器确定均衡的宽度和
锯齿脉冲和垂直间隔超过它们
发生。
REG 9-
均衡脉冲宽度结束时间
非隔行扫描单锯齿和均衡REG10-锯齿脉冲宽度结束时间
双均衡和锯齿模式，将输出equal-
REG11-均衡/锯齿脉冲垂直
化和锯齿脉冲的水平同步频率的两倍
时间间隔开始时间
（即， 2均衡或锯齿脉冲的每个HSYNC
REG12-均衡/锯齿脉冲垂直
脉冲）。单一均衡和锯齿模式输出
间隔结束时间
均衡或锯齿脉冲，每HSYNC脉冲。
在隔行扫描模式的均衡和锯齿脉冲会
立式中断特定网络阳离子寄存器
在每一个奇数和偶数的VBLANK期间输出
这些寄存器决定了垂直间的宽度
场。隔行扫描单均衡和锯齿模式
中断信号，如果使用的。
不可能的这一部分。
REG13—
5-8位
位5至8控制输出的极性。值
在这些位为零表示输出脉冲
低电平有效。如果值为1，表示一个高电平有效的脉冲。
B5—
B6—
B7—
B8—
9-11位
位9至11启用的几个不同的特征
装置。
B9—
启用均衡/锯齿脉冲（ 0 ）
禁用均衡/锯齿脉冲（ 1 ）
VCBLANK极性
VCSYNC极性
HBLHDR极性
HSYNVDR极性
REG14—
立式中断激活时间
立式中断停用时间
光标位置寄存器
这4个寄存器确定光标位置的位置，或
它们产生不同的水平和垂直浇注显
良。
REG15—
REG16—
REG17—
REG18—
水平光标位置开始时间
水平光标位置结束时间
垂直光标位置开始时间
垂直光标位置结束时间
3
www.fairchildsemi.com
74ACT71574ACT715-R
信号规格
水平同步和空白
特定网络阳离子
所有水平的信号由开始时间和结束时间来定义。
的开始时间和结束时间在时钟的数目指定
每行周期。水平行的开始被认为是
脉冲1不为0的水平定时寄存器的所有值
参照的是水平空白的下降沿
信号（参见图1） 。由于第一时钟边沿，时钟
＃1，使水平空白REF-的第一下降沿
erence脉，边缘参考此先水平边缘
是n
+
1个时钟远，其中“n ”是时序的宽度
荷兰国际集团的问题。寄存器1， 2 ，和3中设计的
这种方式。水平计数器从1开始计数，并
直到HMAX 。 HMAX的值必须是能被2整除。
因为在此交织限制操作
化该值，以便产生内部被分成2
锯齿和均衡脉冲2
×
水平频
昆西。水平同步信号将改变在下降沿
时钟信号。信号指标如
下文。
图1.水平波形规格
水平周期（ HPER ）
水平消隐宽度：
水平同步宽度：
卧式前廊：
=
REG(4)
×
ckper
=
[REG(3)
1]
×
ckper
立式正在同步宽度
=
[REG(6)
REG(5)]
×
HPER / N
垂直前廊
=
[REG(5)
1]
×
HPER / N
哪里
n
=
1逐行扫描
n
=
2隔行扫描
复合SYNC和BLANK规格
复合同步和空白信号通过创建逻辑
AND运算（或运算）的活性低（高）的cor-信号
响应这些垂直和水平分量
信号。复合同步信号可能还包括丝氨酸
定量和/或均衡脉冲。锯齿脉冲间
VAL发生在地方的垂直同步间隔。
均衡脉冲发生之前和/或之后的
锯齿脉冲。这些脉冲的宽度和位置
可以通过下面所示的寄存器进行编程。
（参见图3 ）
横向均等化PW
=
[REG(9)
REG(1)]
×
ckper
第9条
=
丙烯（HFP）
+
（ HEQP ）
+
1
卧式锯齿PW ：
=
[REG(4)/n
REG(10)]
×
ckper
哪里
+
REG(1)
=
[REG(2)
REG(1)]
×
ckper
=
[REG(1)
1]
×
ckper
垂直SYNC和BLANK规格
所有垂直信号中的行数来定义的
每帧。这是在隔行和逐行扫描真
的操作模式。必须小心以不指定
垂直寄存器在每场行的条款。由于第一
时钟边沿，时钟＃1，使第一下降沿
垂直空白（第一水平空白）基准脉冲，
边参照这个第一优势是n
+
1线走，
其中“n”是有问题的定时的宽度。寄存器5 ，
6 ，和7被以此种方式编程。另外，在间
系带的方式，垂直定时是以半行。 There-
前寄存器5 ，图6和7中必须包含一个值的两倍
总水平（奇数和偶数）加1（如所述
以上） 。在非隔行扫描模式下，所有垂直定时的基础
在全行。寄存器8总是基于全行
和不加1为第一时钟。垂直计数器
开始于1的值和计数直到VMAX的值。
存在于放置在垂直的值没有任何限制
寄存器。垂直空白会改变的前缘
HBLANK 。垂直同步将发生变化上的前缘
HSYNC 。 （参见图2 ）垂直帧周期（ VPER ）
=
REG(8)
×
HPER
垂直领域时代（ VPER / N）
=
REG(8)
×
HPER / N
垂直消隐宽度
=
[REG(7)
1]
×
HPER / N
www.fairchildsemi.com
4
第10条
=
丙烯（HFP）
+
(HPER/2)
（ HSERR ）
+
1
n
=
1逐行扫描单锯齿/ equal-
化
n
=
2逐行扫描双锯齿/ equal-
化
n
=
2隔行扫描操作
74ACT71574ACT715-R
图2.垂直波形规格
图3.均衡/锯齿区间规划
水平和垂直门控信号
水平驱动和垂直驱动器输出可以利用
作为通用门控信号。水平和垂直
门控信号是可供使用当复合同步
和空白的信号被选择和位的2的值
状态寄存器是0，垂直门控信号将改变
在相同的方式，对于垂直空白指定。
横门控信号宽度
=
[REG(16)
REG(15)]
×
ckper
立式门控信号宽度：
HPER
=
[REG(18)
REG(17)]
×
光标位置，垂直中断
光标位置和垂直信号中断是可用
能当复合同步和空白信号选择
和位的状态寄存器2设置为1的值
光标位置产生的n个时钟宽的单脉冲
期间指定光标的每一行。信号
通过逻辑或运算（ AND运算）的低电平有效生成
由指定的寄存器（ HIGH ）信号，用于generat-
ING水平和垂直门控信号。垂直
中断信号中的垂直间产生脉冲
val指定。垂直中断信号将在改变
同样地，对于垂直消隐指定显
宇空。
水平光标的宽度
=
[REG(16)
REG(15)]
×
ckper
垂直光标宽度
=
[REG(18)
REG(17)]
×
HPER
垂直宽度中断
=
[REG(14)
REG(13)]
×
HPER
5
www.fairchildsemi.com
QQ：2881677436 复制
