74ACT563八进制锁存与3态输出
1988年11月
修订后的1998年12月
74ACT563
八进制锁存器与3态输出
概述
在ACT563是一个高速八进制锁存与缓冲的COM
周一锁存使能( LE )和缓冲的共同输出
启用( OE )输入。
在ACT563设备在功能上等同于ACT573 ,
但倒输出。
特点
s
I
CC
我
OZ
减少了50%
s
在包的两侧输入和输出允许
简单的接口与微处理器
s
有用的,作为微处理器的输入或输出端口
s
功能上等同于ACT573但输出反转
看跌期权
s
输出源/汇24毫安
s
ACT563具有TTL兼容的输入
订购代码:
订单号
74ACT563SC
包装数
M20B
包装说明
20引脚小外形集成电路( SOIC ) , JEDEC MS- 013 , 0.300 “宽体
也可在磁带和卷轴装置。通过附加后缀字母“X”的订货代码指定。
逻辑符号
接线图
引脚分配
对于SOIC
IEEE / IEC
引脚说明
引脚名称
D
0
–D
7
LE
OE
O
0
–O
7
数据输入
锁存使能输入
三态输出使能输入
三态输出锁存器
描述
FACT是仙童半导体公司的商标。
1999仙童半导体公司
DS009970.prf
www.fairchildsemi.com
74ACT563
功能说明
该ACT563包含八个D型锁存器带3态
互补输出。当锁存使能( LE )输入
为高电平,在D个数据
n
输入端进入锁存器。在这
调理锁存器是透明的,也就是说,锁存器输出将
每一次的D输入的变化而变化的状态。当LE是
低锁存器存储,这是存在于信息
在设置时间之前的D投入高到低
LE的过渡。的三态缓冲器由所述控制
输出使能( OE )输入。当OE为低电平时,缓冲器
在双模式下的状态。当OE为高电平的缓冲区
在高阻抗模式,但不与干扰
输入新的数据进入锁存器。
功能表
输入
OE
H
H
H
H
L
L
L
H
=
高电压电平
L
=
低电压电平
X
=
非物质
Z
=
高阻抗
NC
=
没有变化
国内
D
X
L
H
X
L
H
X
Q
X
H
L
NC
H
L
NC
输出
O
Z
Z
Z
Z
H
L
NC
功能
LE
X
H
H
L
H
H
L
高-Z
高-Z
高-Z
LATCHED
透明
透明
LATCHED
逻辑图
请注意,该图仅用于逻辑操作的理解提供的,不应该被用来估计的传播延迟。
www.fairchildsemi.com
2
74ACT563八进制锁存与3态输出
物理尺寸
英寸(毫米),除非另有说明
20引脚小外形集成电路( SOIC ) , JEDEC MS- 013 , 0.300 “宽体
包装数M20B
生命支持政策
飞兆半导体的产品不得用于生命支持的关键部件
设备或系统未经明确的书面许可, FAIRCHILD总统
半导体公司版权所有。如本文所用:
在生命支持任何组件2.关键部件
1.生命支持设备或系统的设备或系统
设备或系统,其未能履行可说明原因
其中, ( a)打算通过外科手术移植到
sonably预期造成的生命支持故障
体,或(b )支持或维持生命,和(c) ,其故障
装置或系统,或影响其安全性或有效性。
执行时,依照正确使用
在标签规定的使用说明,可说明原因
sonably预计将造成显著伤害
www.fairchildsemi.com
用户。
飞兆半导体不承担使用上述任何电路的任何责任,也不提供其专利许可和飞兆半导体公司保留在任何时间的权利,恕不另行通知更改上述电路和规格。