74AC161 74ACT161同步可预置二进制计数器
1988年11月
修订后的1999年11月
74AC161 74ACT161
同步可预置二进制计数器
概述
在AC / ACT161的高速同步模16
二进制计数器。它们是同步预置了
应用中可编程分频器和具有两种类型的
计数使能输入端加一个终端计数输出
多功能性形成多级同步计数器。该
AC / ACT161具有异步主复位输入端，
覆盖所有其它输入和强制输出低电平。
特点
s
I
CC
减少了50％
s
同步计数和加载
s
高速同步扩张
s
125 MHz的典型计数率
s
输出源/汇24毫安
s
ACT161具有TTL兼容的输入
订购代码：
订单号
74AC161SC
74AC161SJ
74AC161MTC
74AC161PC
74ACT161SC
74ACT161SJ
74ACT161MTC
74ACT161PC
包装数
M16A
M16D
MTC16
N16E
M16A
M16D
MTC16
N16E
包装说明
16引脚小外形集成电路（ SOIC ） ， JEDEC MS- 012 ， 0.150 “窄体
16引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
16引脚超薄紧缩小型封装（ TSSOP ） ， JEDEC MO- 153 ， 4.4毫米宽
16引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ， 0.300 “宽
16引脚小外形集成电路（ SOIC ） ， JEDEC MS- 012 ， 0.150 “窄体
16引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
16引脚超薄紧缩小型封装（ TSSOP ） ， JEDEC MO- 153 ， 4.4毫米宽
16引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ， 0.300 “宽
也可在磁带和卷轴装置。通过附加后缀字母“X”的订货代码指定。
接线图
逻辑符号
IEEE / IEC
引脚说明
引脚名称
CEP
CET
CP
MR
P
0
–P
3
PE
Q
0
–Q
3
TC
描述
计数使能并行输入
计数使能涓流输入
时钟脉冲输入
异步主复位输入
并行数据输入
并行的使能输入
FL IP- FL运算输出
终端计数输出
FACT是仙童半导体公司的商标。
1999仙童半导体公司
DS009931
www.fairchildsemi.com
74AC161 74ACT161
功能说明
在AC / ACT161计数模16的二进制序列。
从状态15 （ HHHH ），他们以递增状态0 （ LLLL ） 。
所有触发器的时钟输入端并联驱动
通过一个时钟缓冲器。的Q输出，因此，所有的变化
（除了由于AC / ACT161的主复位）发生的
的结果，并同步于，所述低到高的跃迁
和灰CP输入信号。该电路有四个丰达
操作心理模式，按优先级顺序：
异步复位，并行加载，计数和保持。五
控制输入，主复位，并行使能（ PE ） ，计数
启用并行（ CEP）和计数使能涓流（ CET ） -
确定的操作模式，如图所示，在模式
选择表。在MR低信号覆盖所有其他
输入和异步强制所有输出低电平。一个低电平
在PE覆盖信号计数，并允许信息
并行数据（P
n
）输入到被装入触发器
关于CP的下一个上升沿。用PE和MR HIGH ， CEP
和CET许可证计数，当两者都高。相反，
在任CEP或CET低电平信号抑制计数。
交流/ ACT161使用D型边沿触发的触发器及
改变PE ， CEP和CET输入时的CP处于
任一状态下不会导致错误，只要时建议
修补建立和保持时间，对于上升的
CP的边缘，观察到。
终端计数（ TC ）输出为高电平时， CET是
高和计数器状态15.为了实现同步的
理性多级专柜， TC输出可与使用
在CEP和CET输入两种不同的方式。
图1示出了用于简单脉动进位的连接，在
该时钟周期必须长于CP为TC
延迟的第一阶段，加上累积CET为TC
中间阶段的延迟，再加上CET到CP
最后一级的设置时间。这个总的延迟加上建立时间
上设置的时钟频率的上限。为了更快的时钟
率，在图2所示的进位先行连接
被推荐的。在这个方案中，通过纹波延迟
的中间阶段开始用相同的时钟
导致第一阶段打勾了从最大到最小的
的模式，或最小值到最大值，在掉电模式下，启动其
最后一个周期。由于这最后的周期需要16个时钟的COM
完整的，有足够的时间纹波进步
通过中间阶段。关键时刻的lim-
其时钟周期为CP在所述第一阶段的TC延迟
加在CEP到最后阶段的CP的设置时间。在TC
输出是受解码尖峰由于内部种族
条件，因此不推荐用作一个
时钟或触发器异步复位，或注册
计数器。
逻辑公式：计数使能
=
CEP CET PE
TC
=
Q
0
Q
1
Q
2
Q
3
CET
模式选择表
PE
X
L
H
H
H
CET
X
X
H
L
X
CEP
X
X
H
X
L
对瑞星行动
时钟边沿（
复位（清）
负载（P
n
→Q
n
)
计数（递增）
没有变化（保持）
没有变化（保持）
)
H
=
高电压电平
L
=
低电压电平
X
=
非物质
状态图
图1.多级计数器与脉动进
图2.多级计数器，先行进位
www.fairchildsemi.com
2
74AC161 74ACT161
框图
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟。
3
www.fairchildsemi.com
74AC161 74ACT161
绝对最大额定值
（注1 ）
电源电压（V
CC
)
DC输入二极管电流（I
IK
)
V
I
= 0.5V
V
I
=
V
CC
+
0.5V
直流输入电压（V
I
)
DC输出二极管电流（I
OK
)
V
O
= 0.5V
V
O
=
V
CC
+
0.5V
直流输出电压（V
O
)
DC输出源
或吸收电流（I
O
)
DC V
CC
或接地电流
每个输出引脚（I
CC
还是我
GND
)
存储温度（T
英镑
)
结温（T
J
)
PDIP
140°C
±50
mA
65°C
to
+150°C
±50
mA
20
mA
+20
mA
0.5V
到V
CC
+
0.5V
20
mA
+20
mA
0.5V
到V
CC
+
0.5V
0.5V
to
+7.0V
推荐工作
条件
电源电压（V
CC
)
AC
法案
输入电压（V
I
)
输出电压（V
O
)
工作温度（T
A
)
最小输入边沿速率（ ΔV / ΔT）
AC设备
V
IN
从30％到V的70％
CC
V
CC
@ 3.3V, 4.5V, 5.5V
最小输入边沿速率（ ΔV / ΔT）
ACT设备
V
IN
0.8V至2.0V
V
CC
@ 4.5V, 5.5V
125毫伏/ NS
注1 ：
绝对最大额定值是那些价值超过该受损
可能发生的设备。本数据手册规范应满足，与 -
出的异常，以确保该系统的设计是可靠的过它的功率
供给，温度，以及输出/输入加载变量。飞兆半导体不
建议实际上操作
circuits
外数据手册规范。
2.0V至6.0V
4.5V至5.5V
0V至V
CC
0V至V
CC
40°C
to
+85°C
125毫伏/ NS
直流电气特性交流
符号
V
IH
参数
最低高层
输入电压
V
IL
最大低电平
输入电压
V
OH
最低高层
输出电压
V
CC
(V)
3.0
4.5
5.5
3.0
4.5
5.5
3.0
4.5
5.5
3.0
4.5
5.5
V
OL
最大低电平
输出电压
3.0
4.5
5.5
3.0
4.5
5.5
I
IN
（注4 ）
I
老
I
OHD
I
CC
（注4 ）
最大输入
漏电流
最小动态
输出电流（注3）
最大静态
电源电流
5.5
5.5
5.5
5.5
4.0
0.002
0.001
0.001
T
A
= +25°C
典型值
1.5
2.25
2.75
1.5
2.25
2.75
2.99
4.49
5.49
2.1
3.15
3.85
0.9
1.35
1.65
2.9
4.4
5.4
2.56
3.86
4.86
0.1
0.1
0.1
0.36
0.36
0.36
±0.1
T
A
= 40°C
to
+85°C
保证限制
2.1
3.15
3.85
0.9
1.35
1.65
2.9
4.4
5.4
V
IN
=
V
IL
或V
IH
2.46
3.76
4.76
0.1
0.1
0.1
V
IN
=
V
IL
或V
IH
0.44
0.44
0.44
±1.0
75
75
40.0
A
mA
mA
A
V
I
OL
=
12毫安
I
OL
=
24毫安
I
OL
=
24毫安（注2 ）
V
I
=
V
CC
， GND
V
老
=
1.65V最大
V
OHD
=
3.85V敏
V
IN
=
V
CC
或GND
V
I
OUT
=
50
A
V
I
OH
= 12
mA
I
OH
= 24
mA
I
OH
= 24
MA（注2 ）
V
I
OUT
= 50 A
V
V
OUT
=
0.1V
或V
CC
0.1V
V
单位
条件
V
OUT
=
0.1V
或V
CC
0.1V
注2 ：
所有输出负载;输入阈值与输出测试有关。
注3 ：
最大测试时间为2.0 ms ，一个输出一次加载。
注4 ：
I
IN
我
CC
@ 3.0V保证是小于或等于各自的极限@ 5.5VV
CC
.
www.fairchildsemi.com
4
74AC161 74ACT161同步可预置二进制计数器
1988年11月
修订后的2003年9月
74AC161 74ACT161
同步可预置二进制计数器
概述
在AC / ACT161的高速同步模16
二进制计数器。它们是同步预置了
应用中可编程分频器和具有两种类型的
计数使能输入端加一个终端计数输出
多功能性形成多级同步计数器。该
AC / ACT161具有异步主复位输入端，
覆盖所有其它输入和强制输出低电平。
特点
s
I
CC
减少了50％
s
同步计数和加载
s
高速同步扩张
s
125 MHz的典型计数率
s
输出源/汇24毫安
s
ACT161具有TTL兼容的输入
订购代码：
订单号
74AC161SC
74AC161SJ
74AC161MTC
74AC161PC
74ACT161SC
74ACT161SJ
74ACT161MTC
74ACT161PC
包装数
M16A
M16D
MTC16
N16E
M16A
M16D
MTC16
N16E
包装说明
16引脚小外形集成电路（ SOIC ） ， JEDEC MS- 012 ， 0.150 ＆ QUOT ;窄
16引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
16引脚超薄紧缩小型封装（ TSSOP ） ， JEDEC MO- 153 ， 4.4毫米宽
16引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ， 0.300 ＆ QUOT ;宽
16引脚小外形集成电路（ SOIC ） ， JEDEC MS- 012 ， 0.150 ＆ QUOT ;窄
16引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
16引脚超薄紧缩小型封装（ TSSOP ） ， JEDEC MO- 153 ， 4.4毫米宽
16引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ， 0.300 ＆ QUOT ;宽
也可在磁带和卷轴装置。通过附加后缀字母“X”的订货代码指定。
接线图
逻辑符号
IEEE / IEC
引脚说明
引脚名称
CEP
CET
CP
MR
P
0
–P
3
PE
Q
0
–Q
3
TC
描述
计数使能并行输入
计数使能涓流输入
时钟脉冲输入
异步主复位输入
并行数据输入
并行的使能输入
FL IP- FL运算输出
终端计数输出
FACT是仙童半导体公司的商标。
2003仙童半导体公司
DS009931
www.fairchildsemi.com
74AC161 74ACT161
功能说明
在AC / ACT161计数模16的二进制序列。
从状态15 （ HHHH ），他们以递增状态0 （ LLLL ） 。
所有触发器的时钟输入端并联驱动
通过一个时钟缓冲器。的Q输出，因此，所有的变化
（除了由于AC / ACT161的主复位）发生的
的结果，并同步于，所述低到高的跃迁
和灰CP输入信号。该电路有四个丰达
操作心理模式，按优先级顺序：
异步复位，并行加载，计数和保持。五
控制输入，主复位，并行使能（ PE ） ，计数
启用并行（ CEP）和计数使能涓流（ CET ） -
确定的操作模式，如图所示，在模式
选择表。在MR低信号覆盖所有其他
输入和异步强制所有输出低电平。一个低电平
在PE覆盖信号计数，并允许信息
并行数据（P
n
）输入到被装入触发器
关于CP的下一个上升沿。用PE和MR HIGH ， CEP
和CET许可证计数，当两者都高。相反，
在任CEP或CET低电平信号抑制计数。
交流/ ACT161使用D型边沿触发的触发器及
改变PE ， CEP和CET输入时的CP处于
任一状态下不会导致错误，只要时建议
修补建立和保持时间，对于上升的
CP的边缘，观察到。
终端计数（ TC ）输出为高电平时， CET是
高和计数器状态15.为了实现同步的
理性多级专柜， TC输出可与使用
在CEP和CET输入两种不同的方式。
图1示出了用于简单脉动进位的连接，在
该时钟周期必须长于CP为TC
延迟的第一阶段，加上累积CET为TC
中间阶段的延迟，再加上CET到CP
最后一级的设置时间。这个总的延迟加上建立时间
上设置的时钟频率的上限。为了更快的时钟
率，在图2所示的进位先行连接
被推荐的。在这个方案中，通过纹波延迟
的中间阶段开始用相同的时钟
导致第一阶段打勾了从最大到最小的
的模式，或最小值到最大值，在掉电模式下，启动其
最后一个周期。由于这最后的周期需要16个时钟的COM
完整的，有足够的时间纹波进步
通过中间阶段。关键时刻的lim-
其时钟周期为CP在所述第一阶段的TC延迟
加在CEP到最后阶段的CP的设置时间。在TC
输出是受解码尖峰由于内部种族
条件，因此不推荐用作一个
时钟或触发器异步复位，或注册
计数器。
逻辑公式：计数使能
=
CEP CET PE
TC
=
Q
0
Q
1
Q
2
Q
3
CET
模式选择表
PE
X
L
H
H
H
CET
X
X
H
L
X
CEP
X
X
H
X
L
对瑞星行动
时钟边沿（
复位（清）
负载（P
n
→
Q
n
)
计数（递增）
没有变化（保持）
没有变化（保持）
)
H
=
高电压电平
L
=
低电压电平
X
=
非物质
状态图
图1.多级计数器与脉动进
图2.多级计数器，先行进位
www.fairchildsemi.com
2
74AC161 74ACT161
框图
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟。
3
www.fairchildsemi.com
74AC161 74ACT161
绝对最大额定值
（注1 ）
电源电压（V
CC
)
DC输入二极管电流（I
IK
)
V
I
=
0.5V
V
I
=
V
CC
+
0.5V
直流输入电压（V
I
)
DC输出二极管电流（I
OK
)
V
O
=
0.5V
V
O
=
V
CC
+
0.5V
直流输出电压（V
O
)
DC输出源
或吸收电流（I
O
)
DC V
CC
或接地电流
每个输出引脚（I
CC
还是我
GND
)
存储温度（T
英镑
)
结温（T
J
)
PDIP
140
°
C
0.5V至
+
7.0V
20毫安
+
20毫安
0.5V至V
CC
+
0.5V
20毫安
+
20毫安
0.5V至V
CC
+
0.5V
±
50毫安
±
50毫安
65
°
C到
+
150
°
C
推荐工作
条件
电源电压（V
CC
)
AC
法案
输入电压（V
I
)
输出电压（V
O
)
工作温度（T
A
)
最小输入边沿速率（
V/
t)
AC设备
V
IN
从30％到V的70％
CC
V
CC
@ 3.3V, 4.5V, 5.5V
最小输入边沿速率（
V/
t)
ACT设备
V
IN
0.8V至2.0V
V
CC
@ 4.5V, 5.5V
125毫伏/ NS
注1 ：
绝对最大额定值是那些价值超过该受损
可能发生的设备。本数据手册规范应满足，与 -
出的异常，以确保该系统的设计是可靠的过它的功率
供给，温度，以及输出/输入加载变量。飞兆半导体不
建议实际上操作
circuits
外数据手册规范。
2.0V至6.0V
4.5V至5.5V
0V至V
CC
0V至V
CC
40
°
C到
+
85
°
C
125毫伏/ NS
直流电气特性交流
符号
V
IH
参数
最低高层
输入电压
V
IL
最大低电平
输入电压
V
OH
最低高层
输出电压
V
CC
(V)
3.0
4.5
5.5
3.0
4.5
5.5
3.0
4.5
5.5
3.0
4.5
5.5
V
OL
最大低电平
输出电压
3.0
4.5
5.5
3.0
4.5
5.5
I
IN
（注4 ）
I
老
I
OHD
I
CC
（注4 ）
最大输入
漏电流
最小动态
输出电流（注3）
最大静态
电源电流
5.5
5.5
5.5
5.5
4.0
0.002
0.001
0.001
T
A
= +25°C
典型值
1.5
2.25
2.75
1.5
2.25
2.75
2.99
4.49
5.49
2.1
3.15
3.85
0.9
1.35
1.65
2.9
4.4
5.4
2.56
3.86
4.86
0.1
0.1
0.1
0.36
0.36
0.36
±0.1
T
A
= 40°C
to
+85°C
保证限制
2.1
3.15
3.85
0.9
1.35
1.65
2.9
4.4
5.4
V
IN
=
V
IL
或V
IH
2.46
3.76
4.76
0.1
0.1
0.1
V
IN
=
V
IL
或V
IH
0.44
0.44
0.44
±1.0
75
75
40.0
A
mA
mA
A
V
I
OL
=
12毫安
I
OL
=
24毫安
I
OL
=
24毫安（注2 ）
V
I
=
V
CC
， GND
V
老
=
1.65V最大
V
OHD
=
3.85V敏
V
IN
=
V
CC
或GND
V
I
OUT
=
50
A
V
I
OH
= 12
mA
I
OH
= 24
mA
I
OH
= 24
MA（注2 ）
V
I
OUT
= 50 A
V
V
OUT
=
0.1V
或V
CC
0.1V
V
单位
条件
V
OUT
=
0.1V
或V
CC
0.1V
注2 ：
所有输出负载;输入阈值与输出测试有关。
注3 ：
最大测试时间为2.0 ms ，一个输出一次加载。
注4 ：
I
IN
我
CC
@ 3.0V保证是小于或等于各自的极限@ 5.5VV
CC
.
www.fairchildsemi.com
4
QQ：2880707522 复制
