飞利浦半导体
产品speci fi cation
9位双锁存收发器与8位奇偶校验
生成器/校验器（三态）
74ABT899
特点
对称（A和B总线的功能是相同的）
可选择产生奇偶校验或“直通”奇偶校验A到B和
B-到-A方向
描述
该74ABT899是一个9位到9位奇偶收发器与分离
透明锁存器对A总线和B总线。无论是公交车可
产生或校验方式。奇偶校验位可以被供给，通过与无
改变或生成的奇偶校验可以用SEL被取代
输入。
A和B总线的奇偶校验错误检查锁定是连续
提供地震署和ERRB ，即使两条总线的三态。
该74ABT899具有独立的锁存器能够为A和B
总线锁存器中，选择引脚为奇/偶奇偶，和单独的错误
信号输出引脚检查校验。
独立透明锁存器A到B和B到-A方向
可选择奇/偶校验
不断检查既当总线和B总线平价锁存器，
地震署和ERRB
能够同时生成和校验方式
可以同时读/锁存器A和B总线数据
输出能力： 64毫安/ -32mA
闭锁保护超过每JEDEC JC40.2标准17 500毫安
ESD保护超过每MIL STD 883方法3015 2000伏
每机型号200 V
功能说明
该74ABT899有三种操作模式主要有哪些
概述如下。所有模式都适用于A到B和B到一个兼具
方向。
透明锁存器，生成奇偶校验，检查A和B总线奇偶校验：
巴士A（ B）进行通信，总线B（ A） ，生成奇偶校验和
传递到B（ A）总线作为BPAR （ APAR ） 。如果LEA和LEB是
高和模式选择（ SEL ）为低，奇偶校验产生自
A0- A7和B0 B7 ，可以检查并通过ERRA监测和
ERRB 。 （故障检测在两个输入和输出总线）。
透明锁存器，直通校验，检查甲乙巴士
奇偶：
巴士A（ B）进行通信，总线B（ A）在直通模式下，如果SEL
为高。奇偶仍然产生和检查的地震署和ERRB
并且可以作为一个中断信号数据/奇偶校验位错误的
中央处理器。
锁存输入，生成/直通奇偶校验，检查A（和B ）
总线奇偶校验：
独立的锁存使能（ LEA和LEB ）允许其他排列：
功率高达三态
上电复位
直播插入/拔出许可
透明锁存器/ 1总线锁存/两条总线锁存
直通奇偶校验/生成奇偶校验
检查总线奇偶校验/退房总线奇偶校验/检入和输出总线
奇偶
快速参考数据
符号
t
PLH
t
PHL
t
PLH
t
PHL
C
IN
C
I / O
I
CCZ
传播延迟
一到Bn或Bn变为一个
传播延迟
一到ERRA
输入电容
输出电容
总电源电流
参数
条件
T
AMB
= 25°C ; GND = 0V
C
L
= 50pF的; V
CC
= 5V
C
L
= 50pF的; V
CC
= 5V
V
I
= 0V或V
CC
输出禁用; V
O
= 0V或V
CC
输出禁用; V
CC
=5.5V
典型
2.9
6.1
4
7
50
单位
ns
ns
pF
pF
A
订购信息
套餐
28引脚塑料PLCC
28引脚塑料SOP
28引脚塑封SSOP
温度范围
-40 ° C至+ 85°C
-40 ° C至+ 85°C
-40 ° C至+ 85°C
北美以外的地区
74ABT899一
74ABT899
74ABT899 DB
北美
74ABT899一
74ABT899
74ABT899 DB
DWG号
SOT261-3
SOT136-1
SOT341-1
1998年01月16日
2
853-1623 18864
飞利浦半导体
产品speci fi cation
9位双锁存收发器与8位奇偶校验
生成器/校验器（三态）
74ABT899
引脚配置
奇/偶
地震署
LEA
A0
A1
A2
A3
A4
A5
1
2
3
4
5
6
7
顶视图
8
9
21
20
19
18
17
16
15
B5
B6
28
27
26
25
24
23
22
V
CC
OEB
B0
B1
PLCC引脚CON组fi guration
B1 B2 B3 B4 B5 B6 B7
25 24 23 22 21 20 19
B0 26
18 BPAR
17 LEB
16 SEL
15 ERRB
14 GND
13 OEA
12 APAR
B2
OEB 27
B3
B4
V
CC
28
ODD / 1
连
地震署2
LEA
3
4
A6 10
A7 11
APAR 12
OEA 13
GND 14
B7
A0
BPAR
LEB
SEL
ERRB
5
6
7
8
9
10
11
A1 A2 A3 A4 A5 A6 A7
SA00289
SA00291
引脚说明
符号
针
数
4, 5, 6, 7,
8, 9, 10,
11
19, 20,
21, 22,
23, 24,
25, 26
12
18
1
13, 27
16
3, 17
2, 15
14
28
名称和功能
逻辑符号
A0 - A7
锁存的巴士三态输入/输出
4
5
6
7
8
9
10 11
12
A0 A1 A2 A3 A4 A5 A6 A7 APAR
B0 - B7
锁存B总线三态输入/输出
3
17
LEA
LEB
SEL
奇/偶
OEB
OEA
B0 B1 B2 B3 B4 B5 B6 B7 BPAR
地震署
ERRB
2
15
APAR
BPAR
ODD /
连
OEA ， OEB
SEL
LEA ， LEB
地震署，
ERRB
GND
V
CC
一个总线奇偶校验三态输入
B总线平价三态输入
奇偶选择输入（低，即使
奇偶校验）
输出使能输入（门A到B ，
B到A ）
模式选择输入（低为生成）
锁存使能输入（透明度高）
误差信号输出（低电平有效）
地（ 0V ）
正电源电压
16
1
27
13
26 25 24 23 22 21 20 19
18
SA00290
1998年01月16日
3
飞利浦半导体
产品speci fi cation
9位双锁存收发器与8位奇偶校验
生成器/校验器（三态）
74ABT899
OE
9–bit
透明
LATCH
27
OEB
9–bit
产量
卜FF器
LEA
A0
A1
A2
A3
A4
A5
A6
A7
APAR
3
4
5
6
7
8
9
10
11
12
LE
奇偶
发电机
1
MUX
0
26
25
24
23
22
21
20
19
18
9–bit
透明
LATCH
9–bit
产量
卜FF器
B0
B1
B2
B3
B4
B5
B6
B7
BPAR
OEA
13
OE
1
MUX
0
奇偶
发电机
LE
17
LEB
2
地震署
SEL
16
15
ERRB
ODD /
连
1
SA00292
功能表
输入
OEB
H
H
H
H
H
H
L
L
L
L
L
L
OEA
H
L
L
L
L
L
H
H
H
H
H
L
SEL
X
L
L
L
H
H
L
L
L
H
H
X
LEA
X
L
H
X
X
H
H
H
L
H
H
X
LEB
X
H
H
L
H
H
X
H
X
L
H
X
3 - A国总线和B总线（输入A & B同时进行）
B
→
A， B透明锁存器，生成校验B0 - B7 ，检查B总线平价
B
→
A，透明的一& B锁存器，生成校验B0 - B7 ，查了& B总线平价
B
→
A， B总线锁存，生成锁存B0奇偶校验 - B7数据，检查B总线平价
B
→
A， B透明锁存器，校验馈通，检查B总线平价
B
→
A，透明的一& B锁存，平价馈通，查了& B总线平价
A
→
B，透明锁存器，生成校验A0 - A7 ，查了总线奇偶校验
A
→
B，透明的， & B锁存器，生成校验A0 - A7 ，查了& B总线平价
A
→
B，A总线锁存，从锁定A0生成奇偶校验 - A7的数据，查了总线奇偶校验
A
→
B，透明锁存器，校验馈通，查了总线奇偶校验
A
→
B，透明的， & B锁存，平价馈通，查了& B总线平价
输出到A总线和B总线（不允许）
经营模式
H =高电压等级
L =低电压等级
X =无关
1998年01月16日
4
飞利浦半导体
产品speci fi cation
9位双锁存收发器与8位奇偶校验
生成器/校验器（三态）
74ABT899
奇偶校验和错误功能表
输入
SEL
H
H
H
H
L
L
L
L
H
L
t
r
*
奇/偶
H
H
L
L
H
H
L
L
XPAR
（ A或B ）
H
L
H
L
H
L
H
L
Σ
高
输入
连
ODD
连
ODD
连
ODD
连
ODD
连
ODD
连
ODD
连
ODD
连
ODD
XPAR
（ B或A）
H
H
L
L
H
H
L
L
H
L
H
L
L
H
L
H
输出
ERRT
H
L
L
H
L
H
H
L
H
L
L
H
L
H
H
L
ERRr *
H
L
L
H
L
H
H
L
H
H
H
H
H
H
H
H
奇偶模式
ODD
模式
直通/校验方式
连
模式
ODD
模式
生成奇偶校验
连
模式
=高电压电平
=低电压电平
=发送，如果数据路径是从A→ B，则ERRT是地震署
=接收，如果数据路径是从A→ B，则ERRr是ERRB
如果阻塞锁是不是透明的
绝对最大额定值
1, 2
符号
V
CC
I
IK
V
I
I
OK
V
OUT
I
OUT
T
英镑
参数
直流电源电压
DC输入二极管电流
直流输入电压
3
DC输出二极管电流
直流输出电压
3
直流输出电流
存储温度范围
V
O
＆ LT ; 0
在关闭或高输出状态
在低输出状态
V
I
＆ LT ; 0
条件
等级
-0.5到+7.0
–18
-1.2到+7.0
–50
-0.5到+5.5
128
-65到150
单位
V
mA
V
mA
V
mA
°C
注意事项：
1.强调超越那些可能会对设备造成永久性损坏。这些压力额定值只和功能操作
器件在这些或超出下标明的任何其他条件， “推荐工作条件”是不是暗示。接触
绝对最大额定条件下长时间可能会影响器件的可靠性。
2.高性能集成电路的结合它的热环境可以创建结的性能能力
温度，这是不利于可靠性。该集成电路的最高结温度应不超过1505C 。
3.如果输入和输出电流额定值是所观察到的输入和输出电压额定值可能被超过。
1998年01月16日
5
QQ：2881677436 复制
