74ABT543八路寄存收发器与3态输出
1992年11月
修订后的1999年1月
74ABT543
八路寄存收发器与3态输出
概述
的ABT543八进制收发包含两组D型
锁存器，用于使在数据的临时存储任
方向。独立的锁存使能和输出使能输入
提供给每个寄存器以允许独立CON-
输入和输出的数据的任一方向的控制
流动。
s
每个方向的数据溢流单独控制
s
保证输出偏斜
s
保证多路输出开关规格
s
输出开关为50 pF和250 pF的规定
负载
s
保证同步开关噪声水平和
动态阈值的表现
s
保证闭锁保护
s
整个过程中高阻抗故障免费巴士装
上电和断电周期
s
无损热插入功能
特点
s
背到背寄存器存储
s
双向数据路径
s
A和B输出具有32个电流源输出能力
mA和64个电流吸收能力毫安
订购代码：
订单号
74ABT543CSC
74ABT543CMSA
74ABT543CMTC
包装数
M24B
MSA24
MTC24
包装说明
24引脚小外形集成电路（ SOIC ） ， JEDEC MS- 013 ， 0.300 “宽体
24引脚紧缩小型封装（ SSOP ） ， EIAJ TYPE II ， 5.3毫米宽
24引脚超薄紧缩小型封装（ TSSOP ） ， JEDEC MO- 153 ， 4.4毫米宽
也可在磁带和卷轴装置。通过附加后缀字母“X”的订货代码指定。
接线图
引脚分配
SOIC ， SSOP和TSSOP
引脚说明
引脚名称
OEAB ， OEBA
LEAB ， LEBA
CEAB ， CEBA
A
0
–A
7
B
0
–B
7
描述
输出使能输入
锁存使能输入
芯片使能输入
A侧输入或3态输出
B面输入或三态输出
1999仙童半导体公司
DS011508.prf
www.fairchildsemi.com
74ABT543
功能说明
的ABT543包含两组D型锁存器，具有sep-
独的输入和输出控制的每个。从数据流
A到B ，例如A到B启用（ CEAB ）输入必须
是低的，为了从A端口输入的数据或取数据
从B口作为数据的I / O控制表所示。
随着CEAB低，在（ LEAB ）输入低电平信号使得A
到B锁存透明;随后从低到高跃迁
在LEAB线和灰放一个锁存器在存储
模式和它们的输出端不再与A输入端发生变化。
与CEAB和OEAB都为低电平时， B输出缓冲器
积极反思A的输出数据目前
锁存器。从B数据流向的控制是相似的，但使用
在CEBA ， LEBA和OEBA 。
数据I / O控制表
输入
CEAB LEAB OEAB
H
X
L
X
L
X
H
L
X
X
X
X
X
H
L
LATCHED
LATCHED
透明
—
—
高Z
—
—
高Z
主动
锁存状态
输出缓冲器
H
=
高电压电平
L
=
低电压电平
X
=
非物质
逻辑图
www.fairchildsemi.com
2
74ABT543
DC电气特性
（ SOIC封装）
条件
符号
参数
民
典型值
最大
单位
V
CC
C
L
=
50 pF的，
R
L
=
500
V
OLP
V
OLV
V
OHV
V
IHD
V
ILD
静默输出最大动态V
OL
安静的输出最低动态V
OL
最小高级别动态输出电压
最小高级别动态输入电压
最大低电平动态输入电压
1.2
2.5
2.0
0.7
0.8
3.0
1.7
0.7
0.9
1.0
V
V
V
V
V
5.0
5.0
5.0
5.0
5.0
T
A
=
25 ° C（注6 ）
T
A
=
25 ° C（注6 ）
T
A
=
25 ° C（注7 ）
T
A
=
25 ° C（注8）
T
A
=
25 ° C（注8）
注6 ：
定义为（n ）输出最大数量。
1数据输入驱动0V至3V 。一个输出为低电平。保证，但未经测试。
注7 ：
定义为（n ）输出最大数量。 n-1个数据输入驱动0V至3V 。一个输出高电平。保证，但未经测试。
注8 ：
数据输入（ N）开关最大数量。
1输入切换0V至3V 。输入被测开关： 3V阈值（V
ILD
） ， 0V到阈值（Ⅴ
IHD
).
保证，但未经测试。
AC电气特性
（ SOIC和SSOP封装）
T
A
= +25°C
符号
参数
民
t
PLH
t
PHL
t
PLH
t
PHL
传播延迟
A
n
到B
n
或B
n
到A
n
传播延迟
LEAB到B
n
， LEBA到A
n
OEBA或OEAB到A
n
或B
n
t
PZH
t
PZL
启用时间
LEAB到B
n
， LEBA到A
n
OEBA或OEAB到A
n
或B
n
t
PHZ
t
PLZ
禁止时间
CEBA或CEAB到A
n
或B
n
1.5
1.5
2.0
2.0
4.0
3.6
5.8
5.8
6.5
6.5
1.5
1.5
2.0
2.0
5.8
5.8
6.5
6.5
ns
ns
1.6
1.6
3.4
5.3
5.3
1.6
1.6
5.3
5.3
ns
1.5
1.5
V
CC
= +5.0V
C
L
=
50 pF的
典型值
3.1
最大
4.8
4.8
1.5
1.5
T
A
= 40°C
to
+85°C
V
CC
=
4.5V–5.5V
C
L
=
50 pF的
民
最大
4.8
4.8
ns
单位
AC操作要求
（ SOIC和SSOP封装）
T
A
= +25°C
符号
参数
V
CC
= +5.0V
C
L
=
50 pF的
民
t
S
(H)
t
S
(L)
t
H
(H)
t
H
(L)
t
S
(H)
t
S
(L)
t
H
(H)
t
H
(L)
t
W
(L)
建立时间，高或低
A
n
或B
n
以LEBA或LEAB
保持时间，高或低
A
n
或B
n
以LEBA或LEAB
建立时间，高或低
A
n
或B
n
以CEAB或CEBA
保持时间，高或低
A
n
或B
n
以CEAB或CEBA
脉冲宽度，低
1.5
1.5
1.0
1.0
1.5
1.5
1.3
1.3
3.0
最大
民
1.5
1.5
1.0
1.0
1.5
1.5
1.3
1.3
3.0
ns
ns
ns
ns
T
A
= 40°C
to
+85°C
V
CC
=
4.5V–5.5V
C
L
=
50 pF的
最大
ns
单位
www.fairchildsemi.com
4
74ABT543
扩展交流电气特性
（ SOIC封装）
T
A
= 40°C
to
+85°C
V
CC
=
4.5V–5.5V
符号
参数
C
L
=
50 pF的
8路输出开关
（注9 ）
民
f
切换
t
PLH
t
PHL
t
PLH
t
PHL
t
PZH
t
PZL
最大切换频率
传播延迟
A
n
到B
n
或B
n
到A
n
传播延迟
LEAB到B
n
， LEBA到A
n
输出使能时间
OEBA或OEAB到A
n
或B
n
CEBA或CEAB到A
n
或B
n
t
PHZ
t
PLZ
输出禁止时间
OEBA或OEAB到A
n
或B
n
CEBA或CEAB到A
n
或B
n
1.5
1.5
8.5
8.5
（注12 ）
（注12 ）
ns
1.5
1.5
7.5
7.5
2.0
2.0
8.5
8.5
2.5
2.5
11.0
11.0
ns
1.5
1.5
1.5
1.5
典型值
100
6.2
6.2
6.5
6.5
2.0
2.0
2.0
2.0
7.5
7.5
8.0
8.0
2.5
2.5
2.5
2.5
10.0
10.0
10.5
10.5
ns
最大
T
A
= 40°C
to
+85°C
V
CC
=
4.5V–5.5V
C
L
=
250 pF的
1输出开关
（注10 ）
民
最大
T
A
= 40°C
to
+85°C
V
CC
=
4.5V–5.5V
C
L
=
250 pF的
8路输出开关
（注11 ）
民
最大
兆赫
ns
单位
注9 ：
本规范是保证，但未经测试。该限制适用于传输延迟为所有路径描述相位切换（即所有低到
HIGH ， HIGH到LOW ，等等） 。
注10 ：
本规范是保证，但未经测试。极限代表取代50 pF负载capac-的传播延迟为250pF负载电容
itors在标准的AC负载。本规范适用于单路输出开关而已。
注11 ：
本规范是保证，但未经测试。这些限制代表的传播延迟为所有路径描述开关相位（即所有低到
HIGH ， HIGH到LOW ，等）代替了标准的交流负载的50 pF负载电容250 pF负载电容。
注12 ：
三态延迟时间是在输出RC网络（ 500Ω ， 250 pF）的主导，并已被排除在数据表
SKEW
（ SOIC封装）
T
A
= 40°C
to
+85°C
V
CC
=
4.5V–5.5V
符号
参数
C
L
=
50 pF的
8路输出开关
（注13 ）
最大
t
OSHL
（注15 ）
t
OSLH
（注15 ）
t
PS
（注16 ）
t
OST
（注15 ）
t
PV
（注17 ）
引脚到引脚歪斜
HL转换
引脚到引脚歪斜
LH转换
占空比
LH- HL倾斜
引脚到引脚歪斜
LH / HL转换
设备到设备斜
LH / HL转换
2.5
4.5
ns
2.0
4.0
ns
2.0
4.0
ns
1.3
2.0
ns
1.0
T
A
= 40°C
to
+85°C
V
CC
=
4.5V–5.5V
C
L
=
250 pF的
8路输出开关
（注14 ）
最大
2.0
ns
单位
注13 ：
本规范是保证，但未经测试。该限制适用于传输延迟为所有路径描述相位切换（即所有低到
HIGH ， HIGH到LOW ，等等） 。
注14 ：
本规范是保证，但未经测试。极限代表取代50 pF负载的传输延迟与250 pF负载电容
电容器中的标准AC负载。
注15 ：
歪斜是指实际的传播延迟为同一装置的任何两个单独的输出之间的差的绝对值。
该规范适用于任何输出切换HIGH到LOW （T
OSHL
） ，低到高（叔
OSLH
） ，或者其任意组合开关低到高的和/或高
到LOW （T
OST
） 。本规范是保证，但未经测试。
注16 ：
这说明在同一引脚低到高和高到低转换的延迟之间的差异。它在所有测量
输出在同一芯片上（驱动程序）中，最差（最大增量）数是保证规范。本规范是保证，但未经测试。
注17 ：
对于一组给定的条件（即，温度和V的传播延迟变化
CC
）从设备到设备。本规范是保证，但不
测试。
5
www.fairchildsemi.com
QQ：2881677436 复制
