74ABT373八路透明锁存器带3态输出
1993年1月
修订后的1999年11月
74ABT373
八路透明锁存器具有三态输出
概述
该ABT373包括八个锁存器带3态输出
提出了组织公交系统的应用。触发器
出现透明的数据时，锁存使能（ LE ）是
HIGH 。当LE为低电平，数据即满足设置
次被锁。数据出现在总线上，当输出
使能（OE ）为LOW 。当OE为高电平的总线输出是
高阻抗状态。
特点
s
总线接口3态输出
s
64毫安输出吸收能力，源能力
32毫安
s
保证输出偏斜
s
保证多路输出开关规格
s
输出开关为50 pF和250 pF的规定
负载
s
保证同步开关噪声水平和
动态阈值的表现
s
保证闭锁保护
s
整个过程中高阻抗故障免费巴士装
上电和断电
s
无损热插入功能
订购代码：
订单号
74ABT373CSC
74ABT373CSJ
74ABT373CMSA
74ABT373CMTC
74ABT373CPC
包装数
M20B
M20D
MSA20
MTC20
N20A
包装说明
20引脚小外形集成电路（ SOIC ） ， JEDEC MS- 013 ， 0.300 “宽体
20引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
20引脚紧缩小型封装（ SSOP ） ， EIAJ TYPE II ， 5.3毫米宽
20引脚超薄紧缩小型封装（ TSSOP ） ， JEDEC MO- 153 ， 4.4毫米宽
20引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ， 0.300 “宽
也可在磁带和卷轴装置。通过附加后缀字母“X”的订货代码指定。
接线图
引脚说明
引脚名称
D
0
–D
7
LE
OE
O
0
–O
7
描述
数据输入
锁存使能输入（高电平有效）
输出使能输入（低电平有效）
三态输出锁存器
1999仙童半导体公司
DS011547
www.fairchildsemi.com
74ABT373
功能说明
该ABT373包含八个D型锁存器带3态
输出缓冲器。当锁存使能（ LE ）输入为高电平，
在D个数据
n
输入端进入锁存器。在此条件下
锁存器是透明的，也就是说，锁存器输出将改变
说明每一次的D输入的变化。当LE为低电平时，
锁存器存储，这是存在于D中的信息
输入在安装时高至低跳变前
的LE 。的三态缓冲器由所述输出控制
启用（ OE ）输入。当OE为低电平时，缓冲器中的
双态模式。当OE为高电平的缓冲器是处于高
阻抗模式，但这并不与进入干涉
新数据进入锁存器。
真值表
输入
LE
H
H
L
X
OE
L
L
L
H
D
n
H
L
X
X
产量
O
n
H
L
O
n
（无变化）
Z
H
=
高电压电平
L
=
低电压电平
X
=
非物质
Z
=
高阻抗状态
逻辑图
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟。
www.fairchildsemi.com
2
74ABT373
DC电气特性
（ SOIC封装）
符号
V
OLP
V
OLV
V
OHV
V
IHD
V
ILD
参数
静默输出最大动态V
OL
安静的输出最低动态V
OL
最小高级别动态输出电压
最小高级别动态输入电压
最大低电平动态输入电压
1.2
2.5
2.0
民
典型值
0.4
0.8
3.0
1.7
0.9
0.6
最大
0.8
单位
V
V
V
V
V
V
CC
5.0
5.0
5.0
5.0
5.0
条件
C
L
=
为50 pF ，R
L
=
500
T
A
=
25 ° C（注5 ）
T
A
=
25 ° C（注5 ）
T
A
=
25 ° C（注6 ）
T
A
=
25 ° C（注7 ）
T
A
=
25 ° C（注7 ）
注5 ：
定义为（n ）输出最大数量。
1数据输入驱动0V至3V 。一个输出为低电平。保证，但未经测试。
注6 ：
定义为（n ）输出最大数量。
1数据输入驱动0V至3V 。一个输出高电平。保证，但未经测试。
注7 ：
数据输入（ N）开关最大数量。
1输入切换0V至3V 。输入被测开关： 3V阈值（V
ILD
） ， 0V到阈值（Ⅴ
IHD
).
保证，但未经测试。
AC电气特性
（ SOIC和SSOP封装）
T
A
= +25°C
符号
参数
民
t
PLH
t
PHL
t
PLH
t
PHL
t
PZH
t
PZL
t
PHZ
t
PLZ
输出禁止时间
传播延迟
D
n
与O
n
传播延迟
LE与O
n
输出使能时间
1.9
1.9
2.0
2.0
1.5
1.5
2.0
2.0
V
CC
= +5.0V
C
L
=
50 pF的
典型值
2.7
2.8
3.1
3.0
3.1
3.1
3.6
3.4
最大
4.5
4.5
5.0
5.0
5.3
5.3
5.4
5.4
T
A
= 55°C
to
+125°C
V
CC
=
4.5V至5.5V
C
L
=
50 pF的
民
1.0
1.0
1.0
1.5
1.0
1.5
1.7
1.0
最大
6.8
7.0
7.7
7.7
6.7
7.2
8.0
7.0
T
A
= 40°C
to
+85°C
V
CC
=
4.5V至5.5V
C
L
=
50 pF的
民
1.9
1.9
2.0
2.0
1.5
1.5
2.0
2.0
最大
4.5
4.5
5.0
5.0
5.3
5.3
5.4
5.4
ns
ns
ns
ns
单位
AC操作要求
（ SOIC和SSOP封装）
T
A
= +25°C
符号
参数
民
f
切换
t
S
(H)
t
S
(L)
t
H
(H)
t
H
(L)
t
W
(H)
最大切换频率
建立时间，高
或D越低
n
以LE
保持时间，高
或D越低
n
以LE
脉冲宽度，
乐高
1.5
1.5
1.0
1.0
3.0
V
CC
= +5.0V
C
L
=
50 pF的
典型值
100
最大
T
A
= 55°C
to
+125°C
V
CC
=
4.5V至5.5V
C
L
=
50 pF的
民
100
2.5
2.5
2.5
2.5
3.3
1.5
1.5
1.0
1.0
3.0
最大
T
A
= 40°C
to
+85°C
V
CC
=
4.5V至5.5V
C
L
=
50 pF的
民
最大
兆赫
ns
ns
ns
单位
www.fairchildsemi.com
4
74ABT373
扩展交流电气特性
（ SOIC封装）
T
A
= 40°C
to
+85°C
V
CC
=
4.5V至5.5V
符号
参数
C
L
=
50 pF的
8路输出开关
（注8）
民
t
PLH
t
PHL
t
PLH
t
PHL
t
PZH
t
PZL
t
PHZ
t
PZL
输出禁止时间
传播延迟
D
n
与O
n
传播延迟
LE与O
n
输出使能时间
1.5
1.5
1.5
1.5
1.5
1.5
1.0
1.0
最大
5.2
5.2
5.5
5.5
6.2
6.2
5.5
5.5
民
2.0
2.0
2.0
2.0
2.0
2.0
（注11 ）
（注9 ）
最大
6.8
6.8
7.5
7.5
8.0
8.0
2.0
2.0
2.0
2.0
2.0
2.0
T
A
= 40°C
to
+85°C
V
CC
=
4.5V至5.5V
C
L
=
250 pF的
T
A
= 40°C
to
+85°C
V
CC
=
4.5V至5.5V
C
L
=
250 pF的
8路输出开关
（注10 ）
民
最大
9.0
9.0
9.5
9.5
10.5
10.5
（注11 ）
ns
ns
ns
ns
单位
注8 ：
本规范是保证，但未经测试。该限制适用于传输延迟为所有路径切换描述相
（即，所有低到高，高到低，等等） 。
注9 ：
本规范是保证，但未经测试。极限代表取代50 pF负载capac-的传播延迟为250 pF负载电容
itors在标准的AC负载。本规范适用于单路输出开关而已。
注10 ：
本规范是保证，但未经测试。这些限制代表的传播延迟为所有路径切换描述相
（即，所有低到高，高到低，等）代替了标准的交流负载的50 pF负载电容250 pF负载电容。
注11 ：
三态延迟时间是在输出RC网络（ 500Ω ， 250 pF）的主导，并已被排除在数据表。
SKEW
（ SOIC封装）
T
A
= 40°C
to
+85°C
V
CC
=
4.5V–5.5V
符号
参数
C
L
=
50 pF的
8路输出开关
（注12 ）
最大
t
OSHL
（注14 ）
t
OSLH
（注14 ）
t
PS
（注16 ）
t
OST
（注14 ）
t
PV
（注15 ）
引脚到引脚歪斜， HL转换
引脚到引脚歪斜， LH转换
占空比， LH- HL倾斜
引脚到引脚歪斜， LH / HL转换
设备到设备倾斜， LH / HL转换
1.0
1.0
1.4
1.5
2.0
T
A
= 40°C
to
+85°C
V
CC
=
4.5V–5.5V
C
L
=
250 pF的
8路输出开关
（注13 ）
最大
1.5
1.5
3.5
3.9
4.0
ns
ns
ns
ns
ns
单位
注12 ：
本规范是保证，但未经测试。极限代表取代50 pF负载的传输延迟与250 pF负载电容
电容器中的标准AC负载。
注13 ：
本规范是保证，但未经测试。该限制适用于传输延迟为所有路径切换描述相
（即，所有低到高，高到低，等等） 。
注14 ：
歪斜是指实际的传播延迟为同一装置的任何两个单独的输出之间的差的绝对值。
该规范适用于任何输出切换HIGH到LOW （T
OSHL
） ，低到高（叔
OSLH
） ，或者其任意组合开关低到高的和/或
HIGH到LOW （T
OST
） 。本规范是保证，但未经测试。
注15 ：
传播时延变化是对于给定的一组条件（例如，温度和Ⅴ
CC
）从设备到设备。本规范是保证，但
未经测试。
注16 ：
这说明在同一引脚低到高和高到低转换的延迟之间的差异。它在所有测量
输出在同一芯片上（驱动程序）中，最差（最大增量）数是保证规范。本规范是保证，但未经测试。
电容
符号
C
IN
C
OUT
（注17 ）
参数
输入电容
输出电容
典型值
5
9
单位
pF
pF
V
CC
=
0V
V
CC
=
5.0V
条件
(T
A
=
25°C)
注17 ：
C
OUT
的测量是在频率f
=
1 MHz时，每MIL -STD -883方法3012 。
5
www.fairchildsemi.com
74ABT373八路透明锁存器带3态输出
2007年3月
74ABT373
八路透明锁存器具有三态输出
特点
■
总线接口3态输出
■
64毫安输出吸收能力，源能力
■
■
■
■
■
■
■
tm
概述
该ABT373包括八个锁存器带3态
输出的总线组织系统的应用。在倒装
把触发电路出现透明的数据时，锁存使能
（LE）为HIGH 。当LE是低电平时，数据满足
安装时间被锁定。数据出现在总线上时，
输出使能（OE）为LOW 。当OE为高电平的
总线输出是在高阻抗状态。
32mA
保证输出偏斜
保证多路输出开关规格
输出切换为50pF的和250pF规定
负载
保证同步开关噪声水平和
动态阈值的表现
保证闭锁保护
高阻抗，整个过程无干扰总线负载
上电和断电
无损，热插入功能
订购信息
订单号
74ABT373CSC
74ABT373CSJ
74ABT373CMSA
74ABT373CMTC
包
数
M20B
M20D
MSA20
MTC20
包装说明
20引脚小外形集成电路（ SOIC ） ， JEDEC MS- 013 ， 0.300"宽
20引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
20引脚紧缩小型封装（ SSOP ） ， JEDEC MO- 150 ， 5.3毫米宽
20引脚超薄紧缩小型封装（ TSSOP ） ， JEDEC MO- 153 ， 4.4毫米
WIDE
也可在磁带和卷轴装置。通过附加后缀字母“X”在订购号指定。
根据JEDEC J- STD- 020B无铅封装。
接线图
引脚说明
引脚名称
D
0
–D
7
LE
OE
O
0
–O
7
数据输入
锁存使能输入（高电平有效）
输出使能输入（低电平有效）
三态输出锁存器
描述
1993年仙童半导体公司
74ABT373版本1.4
www.fairchildsemi.com
74ABT373八路透明锁存器带3态输出
功能说明
该ABT373包含八个D型锁存器带3态
输出缓冲器。当锁存使能（ LE ）输入
在D高，数据
n
输入端进入锁存器。在这
调理锁存器是透明的，也就是说，锁存器输出
每一次的D输入的变化将改变状态。当
LE是低电平时，锁存器存储是这样的信息
目前在在安装时前的D输入
HIGH到LOW LE的过渡。三态缓冲器
由输出使能（ OE ）输入控制。当OE
低，缓冲区是在双态模式。当OE
高缓冲器是处于高阻抗状态，但是
这不与输入新的数据插入干扰
锁存器。
真值表
输入
LE
H
H
L
X
产量
D
n
H
L
X
X
OE
L
L
L
H
O
n
H
L
O
n
（无变化）
Z
H
=
高电压电平
L
=
低电压电平
X
=
非物质
Z
=
高阻抗状态
逻辑图
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来
估计传播延迟。
1993年仙童半导体公司
74ABT373版本1.4
www.fairchildsemi.com
2
74ABT373八路透明锁存器带3态输出
绝对最大额定值
应力超过绝对最大额定值可能会损坏设备。该设备可能不能正常运行或
操作上面推荐的工作条件，并强调部分这些级别是不推荐的。
此外，过度暴露在高于推荐的工作条件下，会影响器件的可靠性。
绝对最大额定值仅为应力额定值。
符号
T
英镑
T
A
T
J
V
CC
V
IN
I
IN
V
O
储存温度
参数
在偏置环境温度
在偏置结温
V
CC
端子电位接地引脚
输入电压
(1)
输入电流
(1)
电压适用于任何输出
禁用或断电状态
高邦
目前适用于输出的低电平状态（最大）
直流闭锁源电流在整个通用工作范围
OE引脚
其它引脚
过电压闭锁（ I / O）
等级
-65 ° C至+ 150°C
-55 ° C至+ 125°C
-55 ° C至+ 150°C
-0.5V至+ 7.0V
-0.5V至+ 7.0V
-30mA至+ 5.0毫安
-0.5V至+ 5.5V
-0.5V到V
CC
额定我两次
OL
（MA ）
–150mA
–500mA
10V
注意：
1.可以限制电压或电流限制是足以保护的投入。
推荐工作条件
推荐的操作条件表德网络网元设备的实际运行情况。推荐
工作条件规定，以确保最佳性能达到数据表规格。飞兆半导体不
建议超过或设计，以绝对最大额定值。
符号
T
A
V
CC
V /
t
电源电压
最小输入边沿速率
数据输入
使能输入
参数
自由空气环境温度
等级
-40 ° C至+ 85°C
+ 4.5V至+ 5.5V
50mV/ns
20mV/ns
1993年仙童半导体公司
74ABT373版本1.4
www.fairchildsemi.com
3
74ABT373八路透明锁存器带3态输出
DC电气特性
SOIC封装。
符号
V
OLP
V
OLV
V
OHV
V
IHD
V
ILD
参数
安静输出最大动力
V
OL
安静的输出最低动态
V
OL
最小高级别动态
输出电压
最小高级别动态
输入电压
最大低电平动态
输入电压
V
CC
5.0
5.0
5.0
5.0
5.0
条件
C
L
=
50pF的，R
L
=
500
T
A
=
25°C
(4)
T
A
=
25°C
(4)
T
A
=
25°C
(5)
T
A
=
25°C
(6)
T
A
=
25°C
(6)
分钟。
典型值。
0.4
马克斯。
0.8
单位
V
V
V
V
–1.2
2.5
2.0
–0.8
3.0
1.7
0.9
0.6
V
注意事项：
定义为（ n）的输出4.最大数量。 N - 1的数据输入驱动0V至3V 。一个输出为低电平。保证，但不
测试。
定义为（ n）的输出5.最大数量。 N - 1的数据输入驱动0V至3V 。一个输出高电平。保证，但不
测试。
数据输入（ N）开关6.最大数量。 N - 1的输入开关0V至3V 。输入被测开关： 3V阈值
(V
ILD
） ， 0V到阈值（Ⅴ
IHD
） 。保证，但未经测试。
AC电气特性
SOIC和SSOP封装。
T
A
=
+25°C,
V
CC
=
+5.0V,
C
L
=
50pF
符号
t
PLH
t
PHL
t
PLH
t
PHL
t
PZH
t
PZL
t
PHZ
t
PLZ
输出禁止时间
T
A
=
-55 ° C至+ 125 ° C，T
A
=
-40 ° C至+ 85°C ，
V
CC
=
4.5V至5.5V ，
V
CC
=
4.5V至5.5V ，
C
L
=
50pF
C
L
=
50pF
分钟。
1.0
1.0
1.0
1.5
1.0
1.5
1.7
1.0
参数
传播延迟
D
n
与O
n
传播延迟
LE与O
n
输出使能时间
分钟。
1.9
1.9
2.0
2.0
1.5
1.5
2.0
2.0
典型值。
2.7
2.8
3.1
3.0
3.1
3.1
3.6
3.4
马克斯。
4.5
4.5
5.0
5.0
5.3
5.3
5.4
5.4
马克斯。
6.8
7.0
7.7
7.7
6.7
7.2
8.0
7.0
分钟。
1.9
1.9
2.0
2.0
1.5
1.5
2.0
2.0
马克斯。
4.5
4.5
5.0
5.0
5.3
5.3
5.4
5.4
单位
ns
ns
ns
ns
1993年仙童半导体公司
74ABT373版本1.4
www.fairchildsemi.com
5
QQ：2880707522 复制
