73M2910L
微控制器
2000年4月
描述
该73M2910L高性能的微控制器是
基于业界标准的8位8032
在先进的亚微米CMOS工艺实现
流程。该处理器具有的属性
8032 ，包括指令周期时间， UART ，定时器，
中断， 256字节片上RAM和
可编程I / O 。该体系结构已
用于低功耗便携式调制解调器或者优化
通过整合独特的通信应用
特色与核心CPU 。
一个重要特点是一个用户友好的HDLC分包，
通过特殊功能寄存器访问。它
有一个串行I / O，硬件的16位和32位支持
CRC ，零插入/删除控制，专用中断
和用于通过绕过一个无干扰信道模式
分包。
其他功能还包括附加的用户可编程
I / O和可编程的银行选择和片选
逻辑，旨在消除板级胶合逻辑。它
还包括具有两个通用输入端口
可编程唤醒功能。
对于需要非多路复用地址的设备
总线和数据总线，用于在低八位锁存输出
地址的字节是可用的。
（续）
特点
8032兼容的指令集
44 MHz工作从3.3至5.5V
HDLC支持逻辑（分包， 16和32
CRC ，零号）
24引脚，用户可编程的I / O端口
8引脚可编程芯片选择逻辑和I / O
内存映射的外设消除
胶合逻辑
3个外部中断源（可编程
极性）
16专用锁存地址引脚
多路数据/地址总线
指令周期时间相同， 8032
缓冲振荡器（或OSC / 2）的输出管脚
1.8432兆赫UART时钟可用
银行选择电路，支持高达128K
外部程序存储器
此外，在100引脚QFP提供100引脚
PGA封装
框图
CLKOUT1
CLKOUT2
OSCOUT
OSCIN
ALE
(2:0)
打断
控制
时间GEN
A (15:0)
D (7:0)
ADD / IO DATA
USR 1.0
USR 1.1
USR 1.2
USR 1.3
计时器
中央处理器
MEM I / O CTRL
USR5 （1： 0）
CSB （ 7 ： 0 ）
RXD
TXD
UART
SFR总线
USR2 （ 7 ： 0 ）
PTXCLK
PTXD
PRXCLK
PRXD
HDLC
USR I / O
RAM 256× 8
USR I / O
USR3 （ 7 ： 0 ）
USR1 （ 7 ： 0 ）
73M2910L
微控制器
描述
（续）
该73M2910L有两个额外的中断源，一
外部中断和HDLC中断。在HDLC
中断有两个与之相关的寄存器;该
HDLC的中断寄存器，用来确定
该中断源，并且HDLC的中断
使能寄存器，使的源
中断。
在外部中断的状态可以被读
通过寄存器允许中断引脚为
作为输入使用。中断引脚INT0和INT1
可以是负边沿，正边沿或电平
触发。 INT2端子始终边沿触发。
两个缓冲时钟输出已经被添加到
支持外设功能，如UART接口，
调制解调器和其它计时设备。主
内部处理器时钟频率可以通过分
2在功能模式节省功耗的
只需要一半的时钟速度。
额外的内部特殊功能寄存器
用于固件控制的HDLC分包，
时钟和可编程I / O端口。
为了适应处理器外设时
在较高的频率下操作，该处理器的
定时已经被改变以允许更多的地址设置
时间较慢的外围程序ROM和
内存映射的外设。
针对低功耗应用的73M2910L支持
两种节能模式：空闲和掉电。
在低功耗状态的总电流消耗
小于10微安，在室温下进行。
开发者注意：
该
73M2910L
is
还
可用的
in
a
100针PGA封装系统开发。该
PGA封装是更方便，更可靠
开发仿真系统比其它
封装形式。仿真系统的
73M2910L都可以通过Signum Systems的，
11992挑战者法院，穆尔帕克，CA 93021
(805) 523-9774.
8032参考
本文将介绍独特的功能
该73M2910L 。请参阅一个8032程序员
指南，结构概述和硬件
说明有关指令集的详细信息，定时器，
UART，中断控制和存储器的结构。
2
73M2910L
微控制器
注册说明
中断
核心芯片提供的中断源8 ; 3个外部中断，3个定时器中断，串口中断，
和HDLC中断。外部中断和一个HDLC的中断是唯一的73M2910L 。他们不
存在于正常的8032产品。以前未使用的位在IE和IP寄存器现在服务功能
这些额外的中断源。中断矢量地址如下：
来源
INT ）
(IE0)
TF0
INT ！
(IE1)
TF1
RI + TI
TF2 EXF2 +
INT @
- 增加了中断
HDLC - 增加了中断
向量地址
003H
00BH
013H
01BH
023H
02BH
033H
03BH
外部中断源， INT （ 2 ： 0 ） ，来自专用输入引脚。这些引脚的极性明显
分别由位在一个特殊的中断方向寄存器控制， IDIR （地址A9 ） 。中断引脚
INT ！
和
INT ）
可以是边沿或电平产生的中断由第1位和3的TCON指示
寄存器（地址88 ） 。针
INT @
总是中断产生的边沿。一个标志被设置时，下降过渡
（瑞星如果IDIR 2位中）在这个引脚上检测到。当中断该标志自动清零
处理。
中断使能寄存器（ IE ） SFR地址0A8h
位寻址
复位状态00H
第7位
EA
第6位
EX2
第5位
ET2
4位
ES
第3位
ET1
第2位
EX1
第1位
ET0
位0
EX0
注：位6不同于8032 ，这是一个保留位中的8032和用作屏蔽位为外部
中断2中的核心实现。当第6位设定为0 ，外部中断2被禁用。
屏蔽位的HDLC中断源位的HDLC控制寄存器0 。
中断优先级寄存器（ IP ） SFR地址0B8h
位寻址
复位状态00H
第7位
PHDLC
第6位
PX2
第5位
PT2
4位
PS
第3位
PT1
第2位
PX1
第1位
PT0
位0
PX0
注：第6位和第7位不同于8032这些将在8032保留位，用于确定
外部中断2的优先级，并在核心执行的HDLC 。当第6位设定为1 ，
该中断被设置为较高的优先级。
3
73M2910L
微控制器
中断
（续）
外部中断方向寄存器（ IDIR ） SFR地址092h
字节寻址
复位状态00H
第7位
0
第6位
0
第5位
INT @
4位
INT ！
第3位
INT ）
第2位
INTD2
第1位
INTD1
位0
INTD0
这些位确定相应的外部信号INT的极性（2 ：0） ，这将导致一个中断
并且也将允许用户直接读取在焊盘的INT的逻辑电平（2 ：0）。
位（ 5 ：3）的INT （2 ：0）
位（ 5 ：3）被读出仅反映在相应的引脚的逻辑值的比特。该值不会受
位（2 ：0）。
BITS （ 2 ： 0 ）中断极性控制
如果该位被设置为0时，下降沿将触发中断。如果该位被设置为1时，上升沿将触发
中断。此外，如果该位被设置为1时，将在相应的引脚为高发生生成级中断
与内部针信号到定时器控制将被反转。
比特6和7将始终读为0。
时钟控制寄存器SFR地址0DAh
字节寻址
复位状态00H
第7位
活动
第6位
CLK1
CTRL1
第5位
MCLK
CTRL
4位
CLK2EN
第3位
CLK2
CTRL1
第2位
CLK2
CTRL0
第1位
CLK1EN
位0
CLK1
CTRL0
这些位确定在CLK1OUT和CLK2OUT引脚的行为，并允许用户来划分的主要
内部处理器时钟频率由两个电源保护。
第7位
第7位是活动一下。它是由该寄存器的读操作清除。如果活动位被置位，将防止
73M2910L进入睡眠模式。
第6位
当位6 = 1 ， CLK1OUT将OSC / 1.5如果第1位是1和0位是0 。
第5位
0
1
CLOCK OUT
OSC
OSC/2
第5位主时钟控制
当位5被设定为1的内部处理器时钟振荡器频率除以2。如果该位是0，则
处理器时钟是相同的频率振荡器的。
4
73M2910L
微控制器
4位2时钟输出使能
位4使时钟在时钟2输出引脚，如果它被设置为1，时钟2端子输出被保持为0时，由
向此位写入一个0，这将降低系统的功率，如果不使用时钟引脚或如果功率降低模式是
所需。
BITS时钟3,2 2输出控制
这些位决定振荡器除数为2 CLOCK输出引脚。它们被设计成提供
1.8432 MHz的时钟给出的11.0592 MHz的22.1184 MHz的振荡器频率外部UART ，
18.432兆赫，或13.824兆赫。
第3位
0
0
1
1
第2位
0
1
0
1
CLK 2 OUT
OSC/7.5
OSC/6
OSC/12
OSC/10
OSC频率
13.824兆赫
11.059兆赫
22.118兆赫
18.432兆赫
第1位时钟1输出使能
位1使能时钟的时钟输出引脚，如果它被设置为1，时钟引脚输出保持为0时，通过写
0该位。这将降低系统功耗，如果时钟引脚未使用，或者如果需要进行节电模式下。
第6位是在复位清零至0 。
位0 1时钟输出控制
第0位控制时钟输出引脚的频率。时钟输出是任一振荡器的输出信号
由两个或缓冲振荡器输出信号分。
省电模式
低功耗模式
该73M2910L支持两种节能模式，这是由PCON.1和PCON.0控制
的电源控制寄存器的控制位。
如果PCON.0被设置， 73M2910L将进入其中，所述振荡器运行功率节省模式，时钟是
供给到UART ，定时器，HDLC ，中断等，但没有时钟被提供给CPU 。指令
处理和活动上的地址和数据端口被暂停。恢复正常操作时
非屏蔽中断请求时或复位。
如果PCON.1被设置， 73M2910L进入其中的振荡器停止其最低功率模式。的总电流
在这种状态下消耗应小于10微安。该73M2910L将开始它的振荡器，并开始返回到
无论何时发生复位，当一个下降（上升，如果相应的方向位设置）边缘正常运行
从销INT一个未屏蔽的外部中断（ 2：0 ）被检测到时，或当USR5 （1 ：0）的引脚改变到状态
根据USR5端口寄存器。在唤醒模式中使用边缘不被过滤
73M2910L ，所以用户一定要谨慎噪音或小毛刺无意中唤醒芯片。从
时其导致唤醒的边缘时，向在该指令被执行的点，取决于
振荡器启动时间。必须检测三好振荡器脉冲的主要内部时钟前
产生的。
在关断模式下，无论是ALE和PSEN引脚拉高，因为这些信号往往提供
输出使能和芯片使能用于ROM （低有效）。这确保了外部组件处于其
最低功耗状态。
5
QQ：2881677436 复制
