73M1903C

调制解调器模拟前端

数据表

2008年1月

描述

该TERIDIAN 73M1903C模拟前端

（ AFE ） IC ，包括全差分驱动混合动力

输出端，其连接到电话线

接口通过一个基于变压器的DAA 。该

接收引脚也全差分对

最大的灵活性和性能。这

布置允许较高的设计

性能的混合电路，以改善信号

在低接收电平噪声性能

条件下，用任何标准的兼容性

变压器用于PSTN通信

应用程序。

该器件集成了一个可编程的采样

利率电路支持软调制解调器和DSP

所有速度的基础实现高达V.92

（ 56Kbps的） 。所支持的采样率从

7.2kHz到16.0kHz通过编程预

洁牙机NCO和PLL士官。

该TERIDIAN 73M1903C器件集成了

数字主机接口，与兼容

大多数市售发现串行端口

DSP和处理器和交流两种

有效载荷和控制信息与主机。

这个接口可以被配置为单个

主/从模式或菊花链模式

允许用户最多连接8 73M1903C

设备多为模拟前端一台主机

端应用程序，例如，中央服务器

调制解调器。

保存该设备的特征成本包括

输入参考频率的电路，它接受一个

范围从4.9-27MHz晶体。它也接受

1MHz-之间的外部参考时钟值

由主机处理器产生的40MHz 。在大多数

应用中，这消除了对一

专用的晶体振荡器和减少的法案

材料清单（BOM ） 。

该73M1903C还支持两个模拟环路

背部和一个数字环回测试模式。

特点

两对软件进行选择发射

全球阻抗差动输出

驱动程序的实现。

高达56kbps的（ V.92 ）的性能

可编程的采样率（ 7.2-16.0kHz ）

1-40MHz的参考时钟范围

4.9-27MHz的晶振频率范围

主或从模式操作和菊花

链配置的同步串行主机

接口

低功耗模式

全差分接收器和发射器

驱动变压器接口

3.0V - 3.6V的工作电压

5V容限I / O

工业级温度范围（-40℃至+ 85°C ）

JATE兼容的发射频谱

封装： 32引脚QFN

应用

中央站点服务器的调制解调器

机顶盒

个人录像机（ PVR ）

多功能外设（ MFP ）

传真机

互联网设备

游戏机

销售终端点

自动取款机

手机音箱

数字应答机

RF调制解调器

VBG

（ HYBRID ）

TXAP1

TXAN1

TXAP2

TXAN2

RXAP

RXAN

发送

DRIVERS /

过滤器

接收器

多路复用器/

过滤器

类似物

西格玛

DELTA

REF 。

SCLK

控制

注册

SDIN

串行

PORT

SDOUT

FS

控制

逻辑

消防处

DAC

GPIO

HOOK

DAA

控制

时钟

水晶

页： 1的46

2005-2008 Teridian半导体公司

修订版4.3

73M1903C

调制解调器模拟前端

数据表

目录

DESCRIPTION.............................................................................................................................................. 1

产品特点........................................................................................................................................................ 1

Applications................................................................................................................................................... 1

信号说明............................................................................................................................... 4

串行接口....................................................................................................................................五

控制寄存器映射...................................................................................................................... 11

系统控制REGISTERS............................................................................................................. 12

GPIO寄存器..................................................................................................................................... 13

PLL配置REGISTERS......................................................................................................... 14

时钟发生器............................................................................................................................... 17

模拟I / O ............................................................................................................................................... 20

MODEM TRANSMITTER............................................................................................................................ 21

MODEM接收器................................................................................................................................... 24

TEST MODES............................................................................................................................................. 28

省电MODES.......................................................................................................................... 28

电气SPECIFICATIONS............................................................................................................... 29

绝对最大RATINGS.......................................................................................................... 29

推荐工作条件............................................... ....................................... 29

数规格.......................................................................................................................三十

DC特性........................................................................................................................三十

AC时序.............................................................................................................................................. 31

模拟规格...................................................................................................................... 32

DC规格............................................................................................................................ 32

AC SPECIFICATIONS............................................................................................................................. 32

PERFORMANCE..................................................................................................................................... 33

包装OPTIONS.................................................................................................................................. 35

机械DRAWINGS........................................................................................................................ 36

73M1903C DAA电阻的计算指南............................................. .............................................. 37

附录B............................................................................................................................................... 40

晶体振荡器..................................................................................................................................... 40

PLL .......................................................................................................................................................... 41

士官设置的示例...................................................................................................................... 42

订购INFORMATION....................................................................................................................... 46

第2页46

2005-2008 Teridian半导体公司

修订版4.3

73M1903C

调制解调器模拟前端

数据表

图列表

图1： SCLK和

FS

同SckMode=0..................................................................................................

7

图2 ：控制框的位置与SPOS

.............................................................................................. 7

图3 ：串行端口时序Diagrams......................................................................................................

8

图4 ：在主73M1903C主机连接，并从模式....................................... ......................... 9

图5 ： 73M1903C菊花链方式连接的主/从模式和从模式

.................................... 9

图6 ：时钟发生器......................................................................................................................... 17

图7 ：模拟框图.................................................................................................................. 20

图8 ：在8kHz采样率总体TX通道频率响应...................................... .................... 21

图9 ： TX路径DC至4kHz的频带信号在8kHz采样率频率响应........

22

图10 ：在8kHz采样率.......................................总体接收器的频率响应..........

25

图11 ：在8kHz采样率接收通带响应........................................ ................................

26

图12 ： 1kHz的音谱RXD

.................................................................................................. 27

图13 ：相等幅度的0.5KHZ的RXD频谱，为1kHz ， 2kHz的， 3kHz的和3.5kHz的色调......

27

图14 ：串行口数据时序

.......................................................................................................... 31

图15 ：典型的DAA块diagram........................................................................................................ 37

图16 ：单发射机装置............................................ .................................................. ... 38

图17 ：双发射机装置............................................ .................................................. ...... 39

图18： NCO的框图................................................................................................................... 40

图19 ： PLL框图.................................................................................................................... 41

第3页： 46

2005-2008 Teridian半导体公司

修订版4.3

73M1903C

调制解调器模拟前端

数据表

引脚说明

该TERIDIAN 73M1903C调制解调器模拟前端（ AFE ） IC采用32引脚QFN封装。该

下表描述了每个引脚的功能。有三对电源引脚， VPA

（模拟） ， VPD （数字）和VPPLL （PLL） 。它们应该从供给源可以分别耦

为了隔离从模拟电路芯片内部的数字噪声。 VPPLL可以直接

连接到VPD 。未能充分隔离和分离这些物资将危及设备

性能。

引脚名称

越南盾

VNA

VPD

VPA

VPPLL

VNPLL

TYPE

GND

GND

PWR

PWR

PWR

PWR

针＃

1, 22

16

2, 25

9

20

17

描述

消极的数字地

负模拟地

正数字电源

正模拟电源

正PLL电源，用VPD共享

负PLL地面

主复位。当该引脚为逻辑0时所有寄存器复位到其

默认状态;弱拉高默认。低脉冲长度超过100ns的

是需要复位器件。该设备将在100us的准备后，

该引脚为逻辑1状态。

晶体振荡器的输入。当提供一个外部时钟源，驱动

OSCIN 。

晶振电路输出引脚。

软件定义数字输入/输出引脚。

接收模拟负输入。

接收模拟正输入。

传输模拟输出负1

传输模拟输出负2

传输模拟正输出1

传输模拟正输出2

串行接口的时钟。随着主模式和SCLK连续选择，

频率= 256 * FS（ = 2.4576MHz的FS = 9.6kHz ） 。对于从模式，该引脚

必须通过一个电阻（ <4.7kΩ ）被拉低。

串行数据输出（或输入到主机） 。

串行数据输入（或从主机输出）

帧同步。 （低电平有效）

帧同步的类型。 0 =后期（模式0 ） ; 1 =早期（模式1 ） 。弱拉

高 - 默认

FS控制后，在SCLK的行为。开放，弱拉高= SCLK

连续的;绑低=每读/写周期32个时钟周期。

延迟帧同步，以支持额外的菊花链模式

73M1903C设备

RST

I

26

OSCIN

OSCOUT

GPIO(0-7)

RXAN

RXAP

TXAN1

TXAN2

TXAP1

TXAP2

SCLK

SDOUT

SDIN

FS

TYPE

SckMode

消防处

I

O

I / O

I

I

O

O

O

O

I / O

O

I

O

I

I

O

19

18

3, 4, 5, 6, 23 24,

30, 31

14

15

10

11

12

13

8

32

29

7

27

28

21

表1 ： QFN 32引脚说明

第4页： 46

2005-2008 Teridian半导体公司

修订版4.3

73M1903C

调制解调器模拟前端

数据表

MODEM模拟前端（ MAFE ）串行接口

该MAFE （调制解调器模拟前端）的串行数据端口是可通过支持双向端口

大多数的DSP 。典型的我

2

S（ IC间音频，恩智浦半导体）总线可以很容易地转换成MAFE

兼容接口。该73M1903C都可以配置为主机或串行的奴隶

界面。当73M1903C被配置为主设备，它会产生一个串行位时钟SCLK ，

从系统时钟SYSCLK ，它通常由一个片内PLL可以由被编程的输出

该用户。在主控模式下，串行位时钟总是得出通过将系统时钟18

SCLK速率， FSCLK ，由关系FSCLK =相关的帧同步速率（采样率） ，呋喃，

256× Fs的或Fs的= FSCLK / 256 = FSYS / 18/ 256 = FSYS / 4608 ，其中FSYS是SYSCLK的频率。 FS是

亦在其中发送和接收的数据字节的速率被发送（接收）到（通过）的主机。

贯穿本文2双样本速率Fs ，并且晶体频率，值为fXTAL ，将经常被引用到

方便讨论。他们是：

1.值为fXTAL

1

= 27MHz时，FS

1

= 7.2kHz

2.值为fXTAL

2

=的18.432MHz ，FS

2

= 8kHz的。

3.值为fXTAL

3

= 24.576MHz的，FS

3

= 9.6kHz

在复位时，直到切换到基于PLL的时钟， PLLCLK ，发生时，系统时钟将在晶体

频率，值为fXTAL ，因此串行位时钟将是SCLK = FSYS / 18 =值为fXTAL / 18 。

示例：

1.如果值为fXTAL

1

= 27.000MHz ，则SCLK = 1.500MHz和FS = SCLK / 256 = 5.859375kHz 。

2.如果值为fXTAL

2

=的18.432MHz ，则SCLK = 1.024MHz和FS = SCLK / 256 = 4.00kHz 。

3.如果值为fXTAL

3

= 24.576MHz的，则SCLK = 1.3653MHz和FS = SCLK / 256 = 5.33kHz 。

当73M1903C通过串行端口编程为所期望的Fs和PLL被沉淀出来，所述

系统时钟将毛刺少的方式过渡到基于PLL的时钟。

示例：

1.如果Fs的

1

= 7.2kHz ， FSYS = 4608 * FS = 33.1776MHz和SCLK = FSYS / 18 = 1.8432MHz的。

2.如果Fs的

2

= 8.0kHz ， FSYS = 4608 * FS = 36.8640MHz和SCLK = FSYS / 18 = 2.048MHz的。

3.如果Fs的

3

= 9.6kHz ， FSYS = 4608 * FS = 44.2368MHz和SCLK = FSYS / 18 = 2.4576MHz 。

这个过渡是由主机完全控制。在复位时，或者功率PLL和/或模拟前端的下

最后，该芯片会自动运行关闭晶体，直到主机通过设置Frcvco位强制转换

（位7 Register0E ） 。过渡应在以下或第二帧同步时间后被迫

写入到一个指定的PLL编程寄存器（ Register08到Register0D ） 。

当重新编程PLL主机应先转换系统时钟前的晶

重新编程的PLL ，使得与其关联的任何瞬变不会产生不利的串行端口冲击

通信。

节电是通过清除ENFE位（第7位Register00 ）禁用模拟前端完成。

在正常操作中，一个数据帧同步信号（FS）被73M1903C处的速率生成

FS 。对于每一个数据

FS

有接收到传送16位和16位。帧同步（ FS）的

信号引脚可编程类型。

FS

既可以由该类型的状态，早期或晚期确定

输入引脚。当输入引脚悬空，早期

FS

在比特时钟前的第一数据位产生

发送或接收的。当保持为低电平，一晚

FS

作为一个芯片选择;该

FS

信号是活动的，所有

被发送或接收的比特。当复位引脚有效和类型的输入引脚进行采样

忽略在所有其他时间。该类型引脚作为RESET引脚的最终状态撤除确定

帧同步模式使用。

第5页： 46

2005-2008 Teridian半导体公司

修订版4.3