73K324L
CCITT的V.22bis ， V.22 ， V.21 ， V.23 ，贝尔212A
单芯片调制解调器
2000年4月
描述
该73K324L是一款高度集成的单芯片
调制解调器IC ，它提供所需的功能
设计一个四模式CCITT和Bell 212A
通过拨号能够运行兼容的调制解调器
线。该73K324L增加V.23能力的
对TDK半导体公司的CCITT模式
73K224单芯片调制解调器，从而允许一个单芯片
在面向欧洲的设计实现
需要这个市场添加调制方式。
该73K324L提供出色的性能和
在一个单片IC高度的功能整合。该
设备支持的V.22bis ， V.22 ，贝尔212A ， V.21和
V.23的操作模式，允许两个同步
由和异步操作中的定义
合适的标准。
该73K324L被设计为出现在系统
工程师微处理器外围设备，并且将
容易
接口
同
流行
单芯片
单片机（ 80C51典型值）的控制权
通过其8位复用调制解调功能
地址/数据总线。串行控制总线可用
对于应用不要求并行接口。一
可选包只有串行控制总线
也可提供。数据通信是通过
一个独立的串行端口。
（续）
特点
单芯片多模CCITT的V.22bis ， V.22 ， V.21 ，
V.23和贝尔212A兼容的调制解调器数据泵
的FSK （75 ，300， 1200位/秒） ， DPSK （600 ， 1200位/秒） ，
或QAM （ 2400位/秒）的编码
引脚和软件与其他兼容
TDK半导体公司K- Series系列
单芯片调制解调器
接口直接与标准
微处理器（ 8048 ，典型的80C51 ）
串行和并行微处理器总线
控制
可选asynch /同步与内部
缓冲器/ debuffer和扰码器/解扰器
功能
所有的同步（内部，外部，从站），
异步工作模式
自适应均衡以获得最佳性能
在所有线路
可编程传输衰减（16 dB时， 1分贝
步骤） ，并选择接受升压（ 18分贝）
呼叫进程，载波，应答音，解读
标记，S1和信号质量监测器
DTMF ，答案，通话， SCT和保护音
发电机
可用的测试模式： ALB ， DL ， RDL ;马克空间
和交替位码型发生器
CMOS技术的低功耗
（ 100兆瓦@ 5V）与掉电模式
（ 15毫瓦@ 5V ）
在所有模式四线全双工操作
框图
DTMF ，
答案，
GUARD &
调用
音
发电机
FSK
调制器
8 - 位
mP
公共汽车
I / F
卜FF器
SCRAMBLER
双位/
四比特
编码器
FIR
脉冲
整形
QAM /
DPSK
调制器
+
TXA
均衡器
滤波器
+
安泰信
滤波器
DEBUFFER
DE-
SCRAMBLER
双位/
四比特
解码器
滤波器
数字
信号
处理器
接受
功能
A / D
均衡器
固定
解调
AGC
滤波器
6分贝
收益
BOOST
6分贝
增益提升
RXA
滤波器
TXD
串行
I / F
RXD
音检测
73K324L
CCITT的V.22bis ， V.22 ， V.21 ， V.23 ，贝尔212A
单芯片调制解调器
描述
（续）
该73K324L提供了完整的硬件和软件
兼容性
同
其他
制品
in
TDK
安森美半导体的K系列家族的单芯片
调制解调器，从而允许系统升级与单个
成分变化。该73K324L非常适合使用
自由站立或积分制调制解调器产品
其中，全双工2400 bit / s的运行与备用
需要模式的能力。其高功能，低
功耗和高效的包装简化
设计要求，提高系统的可靠性。
一个完整的调制解调器只需要增加的
电话线路接口，一个控制微处理器，并
的RS-232电平转换器的典型系统。
该73K324L的目的是提供一个完整的
的V.22bis ， V.22 ，贝尔212A ， V.21 ， V.23和兼容
调制解调器芯片上。许多功能都包括在内，以
简化典型的调制解调器设计的实现。在
除了基本的2400比特/秒的QAM ，六百分之一千二比特/秒
DPSK
和
1200/300/75
比特/秒
FSK
调制器/解调器部分，该装置还
包括同步/ asynch缓冲， DTMF ，答案，
软载体，门卫，并调用音频发生器
的能力。握手模式检测器简化
控制连接的序列，并且精确的音
探测器可准确检测呼叫进程，
答案，通话和软载波关断音。所有
通过合并定义工作模式
标准都包括在内，并且测试模式
提供的。大部分功能是可选择的选项，
并提供合理的默认值。该设备可以是
通过8位直接连接到微处理器
复用的地址/控制和状态数据总线
监测。数据通信发生
通过一个独立的串行端口。数据也可以是
通过控制寄存器接收和发送。这
简化了需要的速度缓冲设计，误差
控制和压缩。
输入信号。自适应均衡校正
不同的线路条件自动改变
滤波器
参数
to
补偿
为
LINE
的特点。
DPSK调制/解调器
该73K324L调制的串行比特流转换为
是由四种可能代表二位对
规定由贝尔212A / V.22相移
标准。然后将基带信号进行滤波，以
减少对限带符号间干扰
2线PSTN线路。传输发生在任一
1200赫兹（来源模式）或2400 Hz的载流子
（应答模式） 。解调的反向
调制过程中，随着输入模拟信号
最终解码成二位，改回
为串行比特流。该解调器还恢复
钟，将其编码成模拟信号
在调制。解调时使用两种
1200 Hz的载体（应答模式或ALB起源
模式）或2400 Hz的载体（发起模式或ALB
应答模式） 。该73K324L使用锁定的相位
环相干解调技术，提供
优异的性能。自适应均衡也是
在DPSK模式，以获得最佳的操作与使用
不同的线路。
FSK调制/解调器
FSK调制器/解调器产生一个
调频使用两个模拟输出信号
离散频率来表示二进制数据。
980和1180赫兹V.21频率（来源
标记和空格） ，或者1650年和1850年赫兹（答案
标记和空格）被用在V.21模式。 V.23模式
采用1300和2100赫兹的主通道或390
和450赫兹的背沟道。解调
涉及检测接收频率和
它们解码成相应的二进制值。
率转换器和扰码器/解扰器是
自动旁路在FSK模式。
带通滤波器和均衡器
高，低带通滤波器被包括以塑造
发射的振幅和相位响应和
接收信号，并提供折衷延迟
均衡以及甩出来的带外
信号。发射信号的滤波对应于一个
√& %%
凸
余弦
频率
响应
的特点。
功能说明
QAM调制器/解调器
该73K324L编码输入数据到四比特
通过具有16个可能的信号点表示的
特定相位和幅度电平。基带
然后信号被滤波以减少符号间
干扰的带限的电话网络。
该调制器使用发送该编码的数据
无论是1200赫兹（来源模式）或2400赫兹
（应答模式）的载体。该解调器，虽然
更复杂的，基本上反转此过程
同时也恢复数据时钟从
2
73K324L
CCITT的V.22bis ， V.22 ， V.21 ， V.23 ，贝尔212A
单芯片调制解调器
异步模式
异步模式被用于通信
异步终端可转让
在600 ， 1200 ，或2400比特/秒的+ 1 ％ -2.5 ％的数据连
虽然该调制解调器的输出被限制为标称
比特率中的DPSK和QAM模式± 0.01％。当
在TXD发送在该模式下，串行数据
输入端通过一个速率转换器传递该
插入或删除停在串行比特流的比特
命令，以输出一个信号，该信号的标称比特率
± 0.01％。然后这个信号被发送到一个数据
扰频器并进入到模拟调制器，其中二位
或四比特编码结果的输出信号。
两者换算器和扰码器可以是
绕过握手和同步
操作为选中状态。接收到的数据进行处理
除了将速度转换器类似的方式
现任重新插入任何已删除停止位和输出
数据到终端在不超过的比特率更高的
加1％ 。传入的中断信号（低通过两个
字符）将被识别，并通过传递
没有正确插入一个停止位。
同步/异步转换器具有一个扩展
超速模式，允许输出的选择
速度范围为+ 1％ + 2.3％。在
扩展超速模式下，一些止损位
输出在7/8的正常宽度。
两个同步/异步速率转换器和数据
解扰器将在FSK自动旁路
模式。
同步模式
同步操作是可能只在QAM
或DPSK方式。操作是类似的
所不同的是数据必须是异步模式
同步到时钟和数据没有变化
传输速率是可允许的。出现串行输入数据
在TXD必须在TXCLK的上升沿有效。
TXCLK是内部派生的1200或2400赫兹
信号在内部模式和内部连接
在RXCLK针在从机模式。接收的数据
RXD引脚同步输出的下降沿
RXCLK 。该asynch /同步转换器旁路
在同步模式选择和数据
在基本上相同的速度，因为它是发送出
输入。
并行控制接口
提供了用于控制，选择8个8位寄存器
选择和状态监控。这些寄存器
与AD0 ， AD1 ， AD2和复用寻址
地址线（由ALE锁存）并出现一个
控制微处理器为七连冠
存储器位置。六个控制寄存器
读/写。该检测和ID寄存器是只读
并且不能被除了通过调制解调器响应改性
为监测参数。
串行控制接口
串口命令模式允许访问
通过串行73K324L控制和状态寄存器
控制端口。在此模式中， A0，A1和A2线
通过传递的数据提供寄存器地址
在控制DATA引脚
RD
和
WR
线。
开始读操作时，
RD
线
采取低。接下来的8个周期EXCLK会再
转出八位选定编辑部地址的
位置LSB在前。一个写操作被移入
8个数据位LSB在前的八consectuive
EXCLK周期。
WR
然后低脉冲和数据
转移到所选择的寄存器上发生
上升沿
WR 。
音频发生器
DTMF发生器控制所述发送的
16标准的DTMF音调对。音调对
发送的是通过选择TRANSMIT DTMF确定
（位D4 ）和TONE的DTMF 4位（ D0 - D3 ）
注册。 DTMF传输声音都将从TXA是
由发送使能选通CR0的位（ D1 ）
与所有其他的模拟信号。
全双工操作
允许在所有四线全双工操作
模式。此功能允许传输和
招待会在同一频段的四线的应用
只。
3
73K324L
CCITT的V.22bis ， V.22 ， V.21 ， V.23 ，贝尔212A
单芯片调制解调器
引脚说明
动力
名字
GND
VDD
VREF
ISET
TYPE
I
I
O
I
描述
系统地。
电源输入，5V -5％ ±10％。旁路0.22 μF和22 μF电容
GND 。
内部产生的参考电压。旁路0.22 μF的电容到地。
片内电流基准。设置偏置电流的运算放大器。该芯片目前被设定
通过2 MΩ电阻此引脚连接到VDD。伊赛特应绕过到
GND与0.22 μF电容。
并行微处理器接口
ALE
AD0 AD7
CS
I
I / O /
三态
I
地址锁存使能。 ALE的下降沿锁存AD0 - AD2的地址
和芯片选择上
CS 。
地址/数据总线。这些双向三态多路开关连接线传送信息
向和从内部寄存器。
片选。在这个引脚上的低电平使一个读周期或写周期发生。 AD0
AD7将不被驱动并且没有寄存器将被写入，如果
CS
（锁存）不活动。
CS
被锁定在ALE的下降沿。
输出时钟。该引脚在处理器控制下选择要或者水晶
频率（用作处理器时钟）或16×的数据速率用作波特
时钟速度只有QAM / DPSK方式。该引脚默认为晶振频率上
复位。
中断。这种漏极开路弱上拉，输出信号是用来通知
处理器已经发生了检测标志。处理器必须然后读取检测
寄存器以确定哪个检测触发中断。
INT
将保持活动状态，直到
处理器读取检测寄存器或不完全复位。
阅读。低要求的73K324L内部寄存器的读。数据不能被
输出，除非
RD
和锁存
CS
是活性还是低。
复位。该引脚上的高电平信号将使芯片进入非活动状态。所有
控制寄存器位（ CR0 ， CR1 ， CR2 ， CR3 ，音）将被重置。的输出
CLK引脚将被设置为晶振频率。内部上拉下拉电阻许可证
使用电容到VDD上电复位。
写。在这个低通知73K324L的数据是可用的AD0 - AD7为
写入到内部寄存器中。数据被锁存的上升沿
WR 。
没有数据
写，除非
WR
和锁存
CS
是低的。
CLK
O
INT
O
RD
RESET
I
I
WR
I
注意：
串口控制模式可通过将ALE高和提供
CS
低。在此配置中AD7变
DATA和AD0 ， AD1和AD2成为唯一的地址。参见第23页上的序列时序图。
4
73K324L
CCITT的V.22bis ， V.22 ， V.21 ， V.23 ，贝尔212A
单芯片调制解调器
RS-232接口
名字
EXCLK
TYPE
I
描述
外部时钟。这个信号用于同步传输时，所述外部
时序选项已被选中。在外部定时模式的上升沿
EXCLK用于选通可在TXD引脚同步发送数据。还
用于串行控制接口。
接收时钟三态。该时钟输出的下降沿是一致
在串行的转换接收到的DPSK / QAM的数据输出。的上升沿
RXCLK可以用来锁存有效输出数据。 RXCLK将是有效的，只要
一个载波存在。在V.23和V.21模式时钟是16× 75分之1200或16×
300Hz的数据速率是分别输出。
收到的数据输出。串口接收数据都可以在这个引脚。该数据是
总是有效的RXCLK时，在同步模式下，上升沿。 RXD会
输出恒定的标记，如果没有检测到载波。
发送时钟三态。这个信号用于同步的DPSK / QAM
传动锁存的TXD引脚串行输入数据。数据必须被如此设置
有效的数据可在TXCLK的上升沿。发送时钟
从根据同步模式不同来源的
选择。在内部模式的时钟内部生成的（ 2400赫兹的QAM ，
1200赫兹的DPSK或600赫兹的半速DPSK ） 。在外部模式TXCLK是
相位锁定至外部时钟引脚。在从模式下TXCLK的相位锁定到
RXCLK引脚。 TXCLK始终处于活动状态。在V.23或V.21模式时的输出是一个16×
1200至1275年或16 ×300赫兹的时钟上。
发送数据输入。串行数据传输输入该引脚上。在
同步模式中，数据必须在TXCLK的上升沿有效
时钟。在异步模式下（ 2400/1200/600比特/秒，或三百分之七十五波特）不进行计时
是必要的。 DPSK / QAM数据必须是+ 1 ％ ， 2.5％和+ 2.3 ％ -2.5 ％，在扩展
超速模式。
RXCLK
O /三态
RXD
O/
弱
引体向上
O /三态
TXCLK
TXD
I
模拟接口
RXA
TXA
XTL1
XTL2
I
O
I
I / O
从电话线接收的调制的模拟信号输入。
传输模拟输出到电话线。
这些引脚的内部晶体振荡器，不需11.0592 MHz的并行
模式的结晶。也需要从这些引脚接地两个电容
正确的水晶操作。请教水晶制造商正确的价值观。 XTL2可以
也可以从驱动一个外部时钟。
5
73K324L
CCITT的V.22bis ， V.23 ， V.22 ， V.21 ，贝尔212A
单芯片调制解调器
简化系统集成
数据表
2008年6月
描述
该73K324L是一款高度集成的单芯片
调制解调器集成电路，它提供的功能，需要
设计一个四模式CCITT和Bell 212A
通过拨号能够运行兼容的调制解调器
线。该73K324L增加V.23能力的
Teridian半导体公司的CCITT模式
公司的73K224单芯片调制解调器，允许一
在用于设计单芯片实现
欧洲市场，这些都需要这种补充
调制方式。该73K324L提供出色
性能和功能高电平
集成在一个单片IC上。该器件支持
的V.22bis ， V.22 ，贝尔212A ， V.21 ， V.23和操作
模式，
允许
两
同步
和
由所定义的异步操作
合适的标准。
该73K324L被设计为出现在系统
工程师微处理器外围设备，并且将
容易
接口
同
流行
单芯片
单片机（ 80C51典型值）的控制权
通过其8位复用调制解调功能
地址/数据总线。串行控制总线可用
对于应用不要求并行接口。一
可选包只有串行控制总线
也可提供。数据通信是通过
一个独立的串行端口。
（续）
特点
单芯片多模CCITT的V.22bis ， V.22 ， V.21 ，
V.23和贝尔212A兼容的调制解调器数据泵
的FSK （75 ，300， 1200位/秒） ， DPSK （600 ， 1200位/秒） ，
或QAM （ 2400位/秒）的编码
引脚和软件与其他兼容
Teridian半导体公司K系列
系列单芯片调制解调器
接口直接与标准
微处理器（ 8048 ，典型的80C51 ）
串行和并行微处理器总线
控制
可选asynch /同步与内部
缓冲器/ debuffer和扰码器/解扰器
功能
所有的同步（内部，外部，从站），
异步工作模式
自适应均衡以获得最佳性能
在所有线路
可编程传输衰减（16 dB时， 1分贝
步骤） ，并选择接受升压（ 18分贝）
呼叫进程，载波，应答音，解读
标记，S1和信号质量监测器
DTMF ，答案，通话， SCT和保护音
发电机
可用的测试模式： ALB ， DL ， RDL ;马克空间
和交替位码型发生器
CMOS技术的低功耗
（ 100兆瓦@ 5V）与掉电模式
（ 15毫瓦@ 5V ）
在所有模式四线全双工操作
框图
DTMF ，
答案，
GUARD &
调用
音
发电机
FSK
调制器
卜FF器
SCRAMBLER
DI- BIT /
QUAD- BIT
编码器
8-BIT
P
公共汽车
接口
FIR
脉冲
整形
QAM /
DPSK
调制器
滤波器
均衡器
滤波器
衰减器
TXA1
DEBUFFER
解密器
DI- BIT /
QUAD- BIT
解码器
数字
信号
处理器
接受
功能
滤波器
A / D
均衡器
通
BAND
滤波器
ANTI- ALIAS
滤波器
RXA
TXD
RXD
串行
接口
固定
解调器
6dB
收益
BOOST
6dB
收益
BOOST
6dB
收益
BOOST
音
发现
页： 1的30
2005年， 2008 Teridian半导体公司
修订版7.1
73K324L
CCITT的V.22bis ， V.23 ， V.22 ， V.21 ，贝尔212A
单芯片调制解调器
数据表
描述
（续）
该73K324L提供了完整的硬件和软件
在TERIDIAN其他产品的兼容性
安森美半导体的K系列家族的单芯片
调制解调器，从而允许系统升级与单个
成分变化。该73K324L非常适合使用
自由站立或积分制调制解调器产品
其中，全双工2400 bit / s的运行与备用
需要模式的能力。其高功能，低
功耗和高效的包装简化
设计要求，提高系统的可靠性。
一个完整的调制解调器只需要增加的
电话线路接口，一个控制微处理器，并
的RS-232电平转换器的典型系统。
该73K324L的目的是提供一个完整的
的V.22bis ， V.22 ，贝尔212A ， V.21 ， V.23和兼容
调制解调器芯片上。许多功能都包括在内，以
简化典型的调制解调器设计的实现。在
除了基本的2400比特/秒的QAM ，六百分之一千二比特/秒
DPSK
和
1200/300/75
比特/秒
FSK
调制器/解调器部分，该装置还
包括同步/ asynch缓冲， DTMF ，答案，
软载体，门卫，并调用音频发生器
的能力。握手模式检测器简化
控制连接的序列，并且精确的音
探测器可准确检测呼叫进程，
答案，通话和软载波关断音。所有
通过合并定义工作模式
标准都包括在内，并且测试模式
提供的。大部分功能是可选择的选项，
并提供合理的默认值。该设备可以是
通过8位直接连接到微处理器
复用的地址/控制和状态数据总线
监测。数据通信发生
通过一个独立的串行端口。数据也可以是
通过控制寄存器接收和发送。这
简化了需要的速度缓冲设计，误差
控制和压缩。
输入信号。自适应均衡校正
不同的线路条件自动改变
滤波器参数，以补偿线路
的特点。
DPSK调制/解调器
该73K324L调制的串行比特流转换为
是由四种可能代表二位对
规定由贝尔212A / V.22相移
标准。然后将基带信号进行滤波，以
减少对限带符号间干扰
2线PSTN线路。传输发生在任一
1200赫兹（来源模式）或2400 Hz的载流子
（应答模式） 。解调的反向
调制过程中，随着输入模拟信号
最终解码成二位，改回
为串行比特流。该解调器还恢复
钟，将其编码成模拟信号
在调制。解调时使用两种
1200 Hz的载体（应答模式或ALB起源
模式）或2400 Hz的载体（发起模式或ALB
应答模式） 。该73K324L使用锁定的相位
环相干解调技术，提供
优异的性能。自适应均衡也是
在DPSK模式，以获得最佳的操作与使用
不同的线路。
FSK调制/解调器
FSK调制器/解调器产生一个
调频使用两个模拟输出信号
离散频率来表示二进制数据。
980和1180赫兹V.21频率（来源
标记和空格） ，或者1650年和1850年赫兹（答案
标记和空格）被用在V.21模式。 V.23模式
采用1300和2100赫兹的主通道或390
和450赫兹的背沟道。解调
涉及检测接收频率和
它们解码成相应的二进制值。
率转换器和扰码器/解扰器是
自动旁路在FSK模式。
带通滤波器和均衡器
高，低带通滤波器被包括以塑造
发射的振幅和相位响应和
接收信号，并提供折衷延迟
均衡以及甩出来的带外
信号。发射信号的滤波对应于一个
√& %%
凸
余弦
频率
响应
的特点。
功能说明
QAM调制器/解调器
该73K324L编码输入数据到四比特
通过具有16个可能的信号点表示的
特定相位和幅度电平。基带
然后信号被滤波以减少符号间
干扰的带限的电话网络。
该调制器使用发送该编码的数据
无论是1200赫兹（来源模式）或2400赫兹
（应答模式）的载体。该解调器，虽然
更复杂的，基本上反转此过程
同时也恢复数据时钟从
第2页30
2005年， 2008 Teridian半导体公司
修订版7.1
73K324L
CCITT的V.22bis ， V.23 ， V.22 ， V.21 ，贝尔212A
单芯片调制解调器
数据表
异步模式
异步模式被用于通信
异步终端可转让
在600 ， 1200 ，或2400比特/秒的+ 1 ％ -2.5 ％的数据连
虽然该调制解调器的输出被限制为标称
比特率中的DPSK和QAM模式± 0.01％。当
在TXD发送在该模式下，串行数据
输入端通过一个速率转换器传递该
插入或删除停在串行比特流的比特
命令，以输出一个信号，该信号的标称比特率
± 0.01％。然后这个信号被发送到一个数据
扰频器并进入到模拟调制器，其中二位
或四比特编码结果的输出信号。
两者换算器和扰码器可以是
绕过握手和同步
操作为选中状态。接收到的数据进行处理
除了将速度转换器类似的方式
现任重新插入任何已删除停止位和输出
数据到终端在不超过的比特率更高的
加1％ 。传入的中断信号（低通过两个
字符）将被识别，并通过传递
没有正确插入一个停止位。
同步/异步转换器具有一个扩展
超速模式，它允许一个选择
输出速度范围为+ 1％ + 2.3％。在
扩展超速模式下，一些止损位
输出在7/8的正常宽度。
两个同步/异步速率转换器和数据
解扰器将在FSK自动旁路
模式。
同步模式
同步操作是可能只在QAM
或DPSK方式。操作是类似的
所不同的是数据必须是异步模式
同步到时钟和数据没有变化
传输速率是可允许的。出现串行输入数据
在TXD必须在TXCLK的上升沿有效。
TXCLK是内部派生的1200或2400赫兹
信号在内部模式和内部连接
在RXCLK针在从机模式。接收的数据
RXD引脚同步输出的下降沿
RXCLK 。该asynch /同步转换器旁路
在同步模式选择和数据
在基本上相同的速度，因为它是发送出
输入。
并行控制接口
提供了用于控制，选择8个8位寄存器
选择和状态监控。这些寄存器
与AD0 ， AD1 ， AD2和复用寻址
地址线（由ALE锁存）并出现一个
控制微处理器为七连冠
存储器位置。六个控制寄存器
读/写。该检测和ID寄存器是只读
并且不能被除了通过调制解调器响应改性
为监测参数。
串行控制接口
串口命令模式允许访问
通过串行73K324L控制和状态寄存器
控制端口。在此模式中， A0，A1和A2线
通过传递的数据提供寄存器地址
在控制DATA引脚
RD
和
WR
线。
开始读操作时，
RD
线
采取低。接下来的8个周期EXCLK会再
转出八位选定地址
位置LSB在前。一个写操作被移入
8个数据位LSB在前八连冠
EXCLK周期。
WR
然后低脉冲和数据
转移到所选择的寄存器上发生
上升沿
WR 。
音频发生器
DTMF发生器控制所述发送的
16标准的DTMF音调对。音调对
发送的是通过选择TRANSMIT DTMF确定
（位D4 ）和TONE的DTMF 4位（ D0 - D3 ）
注册。 DTMF传输声音都将从TXA是
由发送使能选通CR0的位（ D1 ）
与所有其他的模拟信号。
全双工操作
允许在所有四线全双工操作
模式。此功能允许传输和
招待会在同一频段的四线的应用
只。
第3页： 30
2005年， 2008 Teridian半导体公司
修订版7.1
73K324L
CCITT的V.22bis ， V.23 ， V.22 ， V.21 ，贝尔212A
单芯片调制解调器
数据表
引脚说明
动力
名字
GND
VDD
VREF
ISET
TYPE
I
I
O
I
描述
系统地。
电源输入，5V -5％ ±10％。旁路0.22 μF和22 μF电容
GND 。
内部产生的参考电压。旁路0.22 μF的电容到地。
片内电流基准。设置偏置电流的运算放大器。该芯片目前被设定
通过2 MΩ电阻此引脚连接到VDD。伊赛特应绕过到
GND与0.22 μF电容。
并行微处理器接口
ALE
AD0 AD7
CS
I
I / O /
三态
I
地址锁存使能。 ALE的下降沿锁存AD0 - AD2的地址
和芯片选择上
CS 。
地址/数据总线。这些双向三态多路开关连接线传送信息
向和从内部寄存器。
片选。在这个引脚上的低电平使一个读周期或写周期发生。 AD0
AD7将不被驱动并且没有寄存器将被写入，如果
CS
（锁存）不活动。
CS
被锁定在ALE的下降沿。
输出时钟。该引脚在处理器控制下选择要或者水晶
频率（用作处理器时钟）或16×的数据速率用作波特
时钟速度只有QAM / DPSK方式。该引脚默认为晶振频率上
复位。
中断。此开漏弱上拉，输出信号被用来通知
处理器已经发生了检测标志。处理器必须然后读取检测
寄存器以确定哪个检测触发中断。
INT
将保持活动状态，直到
处理器读取检测寄存器或不完全复位。
阅读。低要求的73K324L内部寄存器的读。数据不能被
输出，除非
RD
和锁存
CS
是活性还是低。
复位。该引脚上的高电平信号将使芯片进入非活动状态。所有
控制寄存器位（ CR0 ， CR1 ， CR2 ， CR3 ，音）将被重置。的输出
CLK引脚将被设置为晶振频率。内部上拉下拉电阻许可证
使用电容到VDD上电复位。
写。在这个低通知73K324L的数据是可用的AD0 - AD7为
写入到内部寄存器中。数据被锁存的上升沿
WR 。
没有数据
写，除非
WR
和锁存
CS
是低的。
CLK
O
INT
O
RD
RESET
I
I
WR
I
注：串行控制模式可通过将ALE高和提供
CS
低。在此配置中AD7变
DATA和AD0 ， AD1和AD2成为唯一的地址。参见第23页上的序列时序图。
第4页： 30
2005年， 2008 Teridian半导体公司
修订版7.1
73K324L
CCITT的V.22bis ， V.23 ， V.22 ， V.21 ，贝尔212A
单芯片调制解调器
数据表
RS-232接口
名字
EXCLK
TYPE
I
描述
外部时钟。这个信号用于同步传输时，所述外部
时序选项已被选中。在外部定时模式的上升沿
EXCLK用于选通可在TXD引脚同步发送数据。还
用于串行控制接口。
接收时钟三态。该时钟输出的下降沿是一致
在串行的转换接收到的DPSK / QAM的数据输出。的上升沿
RXCLK可以用来锁存有效输出数据。 RXCLK将是有效的，只要
一个载波存在。在V.23或V.21模式的时钟是16× 1200至1275年或16 ×300
赫兹的数据速率输出，分别。
收到的数据输出。串口接收数据都可以在这个引脚。该数据是
总是有效的RXCLK时，在同步模式下，上升沿。 RXD会
输出恒定的标记，如果没有检测到载波。
发送时钟三态。这个信号用于同步的DPSK / QAM
传动锁存的TXD引脚串行输入数据。数据必须被如此设置
有效的数据可在TXCLK的上升沿。发送时钟
从根据同步模式不同来源的
选择。在内部模式的时钟内部生成的（ 2400赫兹的QAM ，
1200赫兹的DPSK或600赫兹的半速DPSK ） 。在外部模式TXCLK是
相位锁定至外部时钟引脚。在从模式下TXCLK的相位锁定到
RXCLK引脚。 TXCLK始终处于活动状态。在V.23或V.21模式时的输出是一个16×
1200至1275年或16 ×300赫兹的时钟上。
发送数据输入。串行数据传输输入该引脚上。在
同步模式中，数据必须在TXCLK的上升沿有效
时钟。在异步模式下（ 2400/1200/600比特/秒，或三百分之七十五波特）不进行计时
是必要的。 DPSK / QAM数据必须是+ 1 ％ ， 2.5％和+ 2.3 ％ -2.5 ％，在扩展
超速模式。
RXCLK
O /三态
RXD
O/
弱
引体向上
O /三态
TXCLK
TXD
I
模拟接口
RXA
TXA
XTL1
XTL2
I
O
I
I / O
从电话线接收的调制的模拟信号输入。
传输模拟输出到电话线。
这些引脚的内部晶体振荡器，不需11.0592 MHz的并行
模式的结晶。也需要从这些引脚接地两个电容
正确的水晶操作。请教水晶制造商正确的价值观。 XTL2可以
也可以从驱动一个外部时钟。
第5页： 30
2005年， 2008 Teridian半导体公司
修订版7.1
73K324L
CCITT的V.22bis ， V.22 ， V.21 ， V.23 ，贝尔212A
单芯片调制解调器
2000年4月
描述
该73K324L是一款高度集成的单芯片
调制解调器IC ，它提供所需的功能
设计一个四模式CCITT和Bell 212A
通过拨号能够运行兼容的调制解调器
线。该73K324L增加V.23能力的
对TDK半导体公司的CCITT模式
73K224单芯片调制解调器，从而允许一个单芯片
在面向欧洲的设计实现
需要这个市场添加调制方式。
该73K324L提供出色的性能和
在一个单片IC高度的功能整合。该
设备支持的V.22bis ， V.22 ，贝尔212A ， V.21和
V.23的操作模式，允许两个同步
由和异步操作中的定义
合适的标准。
该73K324L被设计为出现在系统
工程师微处理器外围设备，并且将
容易
接口
同
流行
单芯片
单片机（ 80C51典型值）的控制权
通过其8位复用调制解调功能
地址/数据总线。串行控制总线可用
对于应用不要求并行接口。一
可选包只有串行控制总线
也可提供。数据通信是通过
一个独立的串行端口。
（续）
特点
单芯片多模CCITT的V.22bis ， V.22 ， V.21 ，
V.23和贝尔212A兼容的调制解调器数据泵
的FSK （75 ，300， 1200位/秒） ， DPSK （600 ， 1200位/秒） ，
或QAM （ 2400位/秒）的编码
引脚和软件与其他兼容
TDK半导体公司K- Series系列
单芯片调制解调器
接口直接与标准
微处理器（ 8048 ，典型的80C51 ）
串行和并行微处理器总线
控制
可选asynch /同步与内部
缓冲器/ debuffer和扰码器/解扰器
功能
所有的同步（内部，外部，从站），
异步工作模式
自适应均衡以获得最佳性能
在所有线路
可编程传输衰减（16 dB时， 1分贝
步骤） ，并选择接受升压（ 18分贝）
呼叫进程，载波，应答音，解读
标记，S1和信号质量监测器
DTMF ，答案，通话， SCT和保护音
发电机
可用的测试模式： ALB ， DL ， RDL ;马克空间
和交替位码型发生器
CMOS技术的低功耗
（ 100兆瓦@ 5V）与掉电模式
（ 15毫瓦@ 5V ）
在所有模式四线全双工操作
框图
DTMF ，
答案，
GUARD &
调用
音
发电机
FSK
调制器
8 - 位
mP
公共汽车
I / F
卜FF器
SCRAMBLER
双位/
四比特
编码器
FIR
脉冲
整形
QAM /
DPSK
调制器
+
TXA
均衡器
滤波器
+
安泰信
滤波器
DEBUFFER
DE-
SCRAMBLER
双位/
四比特
解码器
滤波器
数字
信号
处理器
接受
功能
A / D
均衡器
固定
解调
AGC
滤波器
6分贝
收益
BOOST
6分贝
增益提升
RXA
滤波器
TXD
串行
I / F
RXD
音检测
73K324L
CCITT的V.22bis ， V.22 ， V.21 ， V.23 ，贝尔212A
单芯片调制解调器
描述
（续）
该73K324L提供了完整的硬件和软件
兼容性
同
其他
制品
in
TDK
安森美半导体的K系列家族的单芯片
调制解调器，从而允许系统升级与单个
成分变化。该73K324L非常适合使用
自由站立或积分制调制解调器产品
其中，全双工2400 bit / s的运行与备用
需要模式的能力。其高功能，低
功耗和高效的包装简化
设计要求，提高系统的可靠性。
一个完整的调制解调器只需要增加的
电话线路接口，一个控制微处理器，并
的RS-232电平转换器的典型系统。
该73K324L的目的是提供一个完整的
的V.22bis ， V.22 ，贝尔212A ， V.21 ， V.23和兼容
调制解调器芯片上。许多功能都包括在内，以
简化典型的调制解调器设计的实现。在
除了基本的2400比特/秒的QAM ，六百分之一千二比特/秒
DPSK
和
1200/300/75
比特/秒
FSK
调制器/解调器部分，该装置还
包括同步/ asynch缓冲， DTMF ，答案，
软载体，门卫，并调用音频发生器
的能力。握手模式检测器简化
控制连接的序列，并且精确的音
探测器可准确检测呼叫进程，
答案，通话和软载波关断音。所有
通过合并定义工作模式
标准都包括在内，并且测试模式
提供的。大部分功能是可选择的选项，
并提供合理的默认值。该设备可以是
通过8位直接连接到微处理器
复用的地址/控制和状态数据总线
监测。数据通信发生
通过一个独立的串行端口。数据也可以是
通过控制寄存器接收和发送。这
简化了需要的速度缓冲设计，误差
控制和压缩。
输入信号。自适应均衡校正
不同的线路条件自动改变
滤波器
参数
to
补偿
为
LINE
的特点。
DPSK调制/解调器
该73K324L调制的串行比特流转换为
是由四种可能代表二位对
规定由贝尔212A / V.22相移
标准。然后将基带信号进行滤波，以
减少对限带符号间干扰
2线PSTN线路。传输发生在任一
1200赫兹（来源模式）或2400 Hz的载流子
（应答模式） 。解调的反向
调制过程中，随着输入模拟信号
最终解码成二位，改回
为串行比特流。该解调器还恢复
钟，将其编码成模拟信号
在调制。解调时使用两种
1200 Hz的载体（应答模式或ALB起源
模式）或2400 Hz的载体（发起模式或ALB
应答模式） 。该73K324L使用锁定的相位
环相干解调技术，提供
优异的性能。自适应均衡也是
在DPSK模式，以获得最佳的操作与使用
不同的线路。
FSK调制/解调器
FSK调制器/解调器产生一个
调频使用两个模拟输出信号
离散频率来表示二进制数据。
980和1180赫兹V.21频率（来源
标记和空格） ，或者1650年和1850年赫兹（答案
标记和空格）被用在V.21模式。 V.23模式
采用1300和2100赫兹的主通道或390
和450赫兹的背沟道。解调
涉及检测接收频率和
它们解码成相应的二进制值。
率转换器和扰码器/解扰器是
自动旁路在FSK模式。
带通滤波器和均衡器
高，低带通滤波器被包括以塑造
发射的振幅和相位响应和
接收信号，并提供折衷延迟
均衡以及甩出来的带外
信号。发射信号的滤波对应于一个
√& %%
凸
余弦
频率
响应
的特点。
功能说明
QAM调制器/解调器
该73K324L编码输入数据到四比特
通过具有16个可能的信号点表示的
特定相位和幅度电平。基带
然后信号被滤波以减少符号间
干扰的带限的电话网络。
该调制器使用发送该编码的数据
无论是1200赫兹（来源模式）或2400赫兹
（应答模式）的载体。该解调器，虽然
更复杂的，基本上反转此过程
同时也恢复数据时钟从
2
73K324L
CCITT的V.22bis ， V.22 ， V.21 ， V.23 ，贝尔212A
单芯片调制解调器
异步模式
异步模式被用于通信
异步终端可转让
在600 ， 1200 ，或2400比特/秒的+ 1 ％ -2.5 ％的数据连
虽然该调制解调器的输出被限制为标称
比特率中的DPSK和QAM模式± 0.01％。当
在TXD发送在该模式下，串行数据
输入端通过一个速率转换器传递该
插入或删除停在串行比特流的比特
命令，以输出一个信号，该信号的标称比特率
± 0.01％。然后这个信号被发送到一个数据
扰频器并进入到模拟调制器，其中二位
或四比特编码结果的输出信号。
两者换算器和扰码器可以是
绕过握手和同步
操作为选中状态。接收到的数据进行处理
除了将速度转换器类似的方式
现任重新插入任何已删除停止位和输出
数据到终端在不超过的比特率更高的
加1％ 。传入的中断信号（低通过两个
字符）将被识别，并通过传递
没有正确插入一个停止位。
同步/异步转换器具有一个扩展
超速模式，允许输出的选择
速度范围为+ 1％ + 2.3％。在
扩展超速模式下，一些止损位
输出在7/8的正常宽度。
两个同步/异步速率转换器和数据
解扰器将在FSK自动旁路
模式。
同步模式
同步操作是可能只在QAM
或DPSK方式。操作是类似的
所不同的是数据必须是异步模式
同步到时钟和数据没有变化
传输速率是可允许的。出现串行输入数据
在TXD必须在TXCLK的上升沿有效。
TXCLK是内部派生的1200或2400赫兹
信号在内部模式和内部连接
在RXCLK针在从机模式。接收的数据
RXD引脚同步输出的下降沿
RXCLK 。该asynch /同步转换器旁路
在同步模式选择和数据
在基本上相同的速度，因为它是发送出
输入。
并行控制接口
提供了用于控制，选择8个8位寄存器
选择和状态监控。这些寄存器
与AD0 ， AD1 ， AD2和复用寻址
地址线（由ALE锁存）并出现一个
控制微处理器为七连冠
存储器位置。六个控制寄存器
读/写。该检测和ID寄存器是只读
并且不能被除了通过调制解调器响应改性
为监测参数。
串行控制接口
串口命令模式允许访问
通过串行73K324L控制和状态寄存器
控制端口。在此模式中， A0，A1和A2线
通过传递的数据提供寄存器地址
在控制DATA引脚
RD
和
WR
线。
开始读操作时，
RD
线
采取低。接下来的8个周期EXCLK会再
转出八位选定编辑部地址的
位置LSB在前。一个写操作被移入
8个数据位LSB在前的八consectuive
EXCLK周期。
WR
然后低脉冲和数据
转移到所选择的寄存器上发生
上升沿
WR 。
音频发生器
DTMF发生器控制所述发送的
16标准的DTMF音调对。音调对
发送的是通过选择TRANSMIT DTMF确定
（位D4 ）和TONE的DTMF 4位（ D0 - D3 ）
注册。 DTMF传输声音都将从TXA是
由发送使能选通CR0的位（ D1 ）
与所有其他的模拟信号。
全双工操作
允许在所有四线全双工操作
模式。此功能允许传输和
招待会在同一频段的四线的应用
只。
3
73K324L
CCITT的V.22bis ， V.22 ， V.21 ， V.23 ，贝尔212A
单芯片调制解调器
引脚说明
动力
名字
GND
VDD
VREF
ISET
TYPE
I
I
O
I
描述
系统地。
电源输入，5V -5％ ±10％。旁路0.22 μF和22 μF电容
GND 。
内部产生的参考电压。旁路0.22 μF的电容到地。
片内电流基准。设置偏置电流的运算放大器。该芯片目前被设定
通过2 MΩ电阻此引脚连接到VDD。伊赛特应绕过到
GND与0.22 μF电容。
并行微处理器接口
ALE
AD0 AD7
CS
I
I / O /
三态
I
地址锁存使能。 ALE的下降沿锁存AD0 - AD2的地址
和芯片选择上
CS 。
地址/数据总线。这些双向三态多路开关连接线传送信息
向和从内部寄存器。
片选。在这个引脚上的低电平使一个读周期或写周期发生。 AD0
AD7将不被驱动并且没有寄存器将被写入，如果
CS
（锁存）不活动。
CS
被锁定在ALE的下降沿。
输出时钟。该引脚在处理器控制下选择要或者水晶
频率（用作处理器时钟）或16×的数据速率用作波特
时钟速度只有QAM / DPSK方式。该引脚默认为晶振频率上
复位。
中断。这种漏极开路弱上拉，输出信号是用来通知
处理器已经发生了检测标志。处理器必须然后读取检测
寄存器以确定哪个检测触发中断。
INT
将保持活动状态，直到
处理器读取检测寄存器或不完全复位。
阅读。低要求的73K324L内部寄存器的读。数据不能被
输出，除非
RD
和锁存
CS
是活性还是低。
复位。该引脚上的高电平信号将使芯片进入非活动状态。所有
控制寄存器位（ CR0 ， CR1 ， CR2 ， CR3 ，音）将被重置。的输出
CLK引脚将被设置为晶振频率。内部上拉下拉电阻许可证
使用电容到VDD上电复位。
写。在这个低通知73K324L的数据是可用的AD0 - AD7为
写入到内部寄存器中。数据被锁存的上升沿
WR 。
没有数据
写，除非
WR
和锁存
CS
是低的。
CLK
O
INT
O
RD
RESET
I
I
WR
I
注意：
串口控制模式可通过将ALE高和提供
CS
低。在此配置中AD7变
DATA和AD0 ， AD1和AD2成为唯一的地址。参见第23页上的序列时序图。
4
73K324L
CCITT的V.22bis ， V.22 ， V.21 ， V.23 ，贝尔212A
单芯片调制解调器
RS-232接口
名字
EXCLK
TYPE
I
描述
外部时钟。这个信号用于同步传输时，所述外部
时序选项已被选中。在外部定时模式的上升沿
EXCLK用于选通可在TXD引脚同步发送数据。还
用于串行控制接口。
接收时钟三态。该时钟输出的下降沿是一致
在串行的转换接收到的DPSK / QAM的数据输出。的上升沿
RXCLK可以用来锁存有效输出数据。 RXCLK将是有效的，只要
一个载波存在。在V.23和V.21模式时钟是16× 75分之1200或16×
300Hz的数据速率是分别输出。
收到的数据输出。串口接收数据都可以在这个引脚。该数据是
总是有效的RXCLK时，在同步模式下，上升沿。 RXD会
输出恒定的标记，如果没有检测到载波。
发送时钟三态。这个信号用于同步的DPSK / QAM
传动锁存的TXD引脚串行输入数据。数据必须被如此设置
有效的数据可在TXCLK的上升沿。发送时钟
从根据同步模式不同来源的
选择。在内部模式的时钟内部生成的（ 2400赫兹的QAM ，
1200赫兹的DPSK或600赫兹的半速DPSK ） 。在外部模式TXCLK是
相位锁定至外部时钟引脚。在从模式下TXCLK的相位锁定到
RXCLK引脚。 TXCLK始终处于活动状态。在V.23或V.21模式时的输出是一个16×
1200至1275年或16 ×300赫兹的时钟上。
发送数据输入。串行数据传输输入该引脚上。在
同步模式中，数据必须在TXCLK的上升沿有效
时钟。在异步模式下（ 2400/1200/600比特/秒，或三百分之七十五波特）不进行计时
是必要的。 DPSK / QAM数据必须是+ 1 ％ ， 2.5％和+ 2.3 ％ -2.5 ％，在扩展
超速模式。
RXCLK
O /三态
RXD
O/
弱
引体向上
O /三态
TXCLK
TXD
I
模拟接口
RXA
TXA
XTL1
XTL2
I
O
I
I / O
从电话线接收的调制的模拟信号输入。
传输模拟输出到电话线。
这些引脚的内部晶体振荡器，不需11.0592 MHz的并行
模式的结晶。也需要从这些引脚接地两个电容
正确的水晶操作。请教水晶制造商正确的价值观。 XTL2可以
也可以从驱动一个外部时钟。
5
73K222BL
V.22 ， V.21 ，贝尔212A ，贝尔103单芯片
调制解调器，集成混合
2000年4月
描述
该73K222BL是一款高度集成的单芯片
调制解调器IC ，它提供所需的功能
构建一个CCITT V.22 ， V.21 ，贝尔212A和贝尔
103 ，兼容的调制解调器，能够为1200 bit / s的全双工
全双工操作通过拨号线路。该73K222BL
是73K222AL单芯片的增强
调制解调器，它增加了混合挂钩开关控制，
和司机的73K222AL 。在贝尔212A模式下，
73K222BL提供正常的贝尔212A和贝尔
103的功能，并采用了2225 Hz的应答音。
在V.22模式73K222BL无论是生产还是550
1800 Hz的保护音，识别并生成
2100 Hz的应答音，并允许600 bit / s的V.22或
0-300 bit / s的V.21操作。该器件集成
模拟，数字和开关电容阵列
在单个衬底上的功能，将提供优异的
性能和功能高电平
集成在一个32引脚PLCC和44引脚TQFP
封装。它采用单+ 5V电源。
该73K222BL包括DPSK和FSK
调制器/解调器功能，呼叫进程和
握手音监测器和音频发生器
可要求欧洲申请色调。
该器件支持V.22 （除模式v ）和21 V.
的操作模式，允许同步和
异步通信。测试功能，如
模拟环路，数字环路和远端数字环回
被支持。内部图形发生器也
包括用于自测试。
（续）
特点
包括73K222AL单芯片的功能
调制解调器
单芯片CCITT V.22 ， V.21 ，贝尔212A和贝尔
103标准兼容的调制解调器数据泵
在0-300比特/秒（ FSK ）或全双工操作
600和1200位/秒（ DPSK）
片上2线/ 4线混合动力驱动和场外
钩继电器驱动器缓冲区
串行或并行微控制器控制
接口
接口
直
同
标准
微控制器（ 8048 ，典型的80C51 ）
串行端口进行数据传输
同步和异步模式
操作包括V.22延长
超速
呼叫进程，载波，准确的答案音
（2100或2225赫兹） ，和长循环检测
DTMF和550或1800 Hz的保护音
发电机
可用的测试模式： ALB ， DL ， RDL ，马克，
空间，交替位模式
精确的自动增益控制允许45分贝
动态范围
CMOS技术的低功耗
使用60毫瓦@ 5 V
+5 V单电源
框图
OH
数据
公共汽车
卜FF器
DTMF &
音
发电机
FSK
调制器/
解调器
AD0-AD7
8-BIT
公共汽车
为
RD
WR
ALE
CS
RESET
读
写
控制
逻辑
控制
和
状态
数字
处理
PSK
调制器/
解调器
发送
滤波器
接受
滤波器
2W/4W
混合动力
TXA1
TXA2
RXA
INT
状态
和
控制
逻辑
TXD
RXD
串行
PORT
为
数据
测试：
ALB ， DLB
RDLB
图案
时钟
发电机
灵巧
DIALING
＆放大器;
检测
功能
动力
RXCLK
EXCLK
TXCLK
XTL1
XTL2
GND
VREF
VDD
ISET
CLK
73K222BL
V.22 ， V.21 ，贝尔212A ，贝尔103
单芯片调制解调器，集成混合
描述
（续）
该73K222BL被设计为出现在系统
设计师微处理器外围设备，并且将
容易
接口
同
流行
单芯片
微处理器（ 80C51典型值）的控制权
通过其8位复用调制解调功能
地址/数据总线。一个ALE控制线简化
地址解复用。数据通信
是通过仅一个单独的串行端口。
该73K222BL非常适合在任何自由站立使用
或积分制调制解调器产品，其中全
双相1200 bit / s的数据通过通讯2-
线电话交换网是理想的。其高
功能性，低功耗和高效率
包装简化了设计要求和
提高系统的可靠性。一个完整的调制解调器
只需加入电话线接口，
控制微处理器和RS- 232电平
转换为一个典型系统。
该73K222BL是TDK Semiconductor公司的一部分
K系列家族的单芯片调制解调器产品。
这些设备允许系统进行配置
更高的速度和贝尔或CCITT操作只
单一组分的变化。
功能说明
混合动力和继电器驱动器
为了使设计更符合成本效益和空间
效率高， 73K222BL包括2线至4线
混合动力具有足够的驱动器直接连接到
电信耦合变压器。另外，关
钩继电器驱动器40 mA驱动能力也
列入允许使用通常可用的的
机械电信继电器。
异步模式
对于DPSK方式的数据传输要求
数据最终以同步传输
时尚。该73K222BL包括异步/同步和
同步/异步转换器，删除或插入停止
为了位到± 0.01 ％的速度范围内传输数据。在
串行数据来自异步模式
TXD引脚为异步/同步转换器。该
异步/同步转换器可以接受提供的数据
在TXD引脚通常必须是1200或600
比特/秒+ 1.0 ％ -2.5 ％ 。该转换器就会插入或
为了删除停止位，以输出一个信号，它是
1200或600比特/秒± 0.01 ％（± 0.01％是必需的
同步数据准确率） 。
从异步/同步串行数据流
转换器通过数据扰码器通过与
到模拟调制器。数据加扰器可以
在当处理器控制被绕过
加密前的数据必须被发送。该
异步/同步转换器和数据加扰器是
绕过所有的FSK模式。如果串行输入数据
包含一个中断信号通过一个字符
（包括启动和停止位），突破将是
延长到至少2个
N + 3位长（其中N是
发送的比特/字符）数。
2
73K222BL
V.22 ， V.21 ，贝尔212A ，贝尔103
单芯片调制解调器，集成混合
从解调器的串行数据首先被传递
通过数据解扰码器，然后通过
同步/异步
转换器。
该
同步/异步
转换器将重新插入任何被删除的站位，
在帧内字符速率传送输出数据（位用于─
不超过1219比特/秒的比特定时） 。传入
突破信号（低通两个字符）会
通过没有正确插入一个停止位。
同步/异步转换器还具有一个扩展
超速模式，它允许一个选择
超速范围为+ 1％ + 2.3％。在
扩展超速模式，停止位为输出
7/8的正常宽度。
同步模式
CCITT的V.22标准定义同步
操作在600和1200位/秒。贝尔212A
标准只定义了在同步操作
1200比特/秒。操作是类似的
所不同的是数据必须是异步模式
同步到一个提供时钟，并在没有变化
数据传输率是可允许的。串行输入数据
出现在TXD必须是有效的上升沿
TXCLK 。
TXCLK是内部内部派生的信号
模式并在内部被连接到RXCLK销
在从机模式。接收数据的RXD引脚
同步输出RXCLK的下降沿。该
ASYNCH /同步转换器旁路时
同步模式被选择和数据是
发射出去以相同的速率，因为它被输入。
DPSK调制/解调器
该73K222BL调制的串行比特流转换为
是由四种可能代表二位对
规定由贝尔212A或V.22相移
标准。然后将基带信号进行滤波，以
减少对限带符号间干扰
两线电话线。发生传输采用
无论是1200赫兹（来源模式）或2400 Hz的载流子
（应答模式） 。解调的反向
调制过程中，随着输入模拟信号
最终解码成二位，改回
为串行比特流。该解调器还恢复
将其编码成模拟信号的时钟
在调制。解调时使用两种
1200 Hz的载体（应答模式或ALB起源
模式）或2400 Hz的载体（发起模式或ALB
应答模式） 。该设备使用一个锁相环
最佳相干解调技术
接收机的性能。
FSK调制/解调器
FSK调制器产生一个频率
使用两个分立的调制的模拟输出信号
频率来表示二进制数据。在贝尔103 ，
1270和1070赫兹的频率标准
（起源，标记和空格） ，或2225年至2025年赫兹
（答案，标记和空间）的使用。 V.21模式
使用980和1180赫兹（起源，标记和空间） ，
或1650和1850Hz （答案，标记和空间） 。
解调涉及检测接收到的
频率和解码成相应的
二进制
值。
该
率
变流器
和
加扰/解扰器被绕过的贝尔103
或V.21模式。
带通滤波器和均衡器
高，低带通滤波器被包括以塑造
发射的振幅和相位响应和
接收信号，并提供折衷延迟
均衡和在抑制频带外的信号的
的接收信道。振幅和相位
均衡是必需的，以补偿
传输线路和失真减少
在符号间干扰带限接收
信号。该发送信号的滤波近似于
凸起余弦频率的75％平方根
响应特性。
AGC
该自动增益控制维持信号电平
在输入到该解调器是恒定
要在1分贝。它纠正了快速的增长
信号，该信号会引起削波，并提供一个
的> 45分贝总接收机的动态范围。
（续）
3
73K222BL
V.22 ， V.21 ，贝尔212A ，贝尔103
单芯片调制解调器，集成混合
功能说明
（续）
并行总线接口
提供了用于控制，选择4个8位寄存器
选择和状态监控。这些寄存器
与AD0 ， AD1 ， AD2和复用寻址
地址线（由ALE锁存）和出现于控制
微处理器为四个连续的存储单元。
两个控制寄存器和音寄存器的
读/写存储器。该检测寄存器是只读的，
不能，除非通过调制解调器响应进行修改
监测的参数。
特殊信号检测电路
特殊检测电路监测所接收到的
模拟信号，以确定载波的状态或存在
呼叫进程音，应答音及接收弱
信号（长循环条件） 。未加扰标志
也检测到请求信号时，所接收的数据
出解扰器前的DPSK解调器
一直居高不下的165.5毫秒± 6.5 ms最小。该
适当的检测寄存器位被设置时，这些中的一个
条件的变化，并将一个中断所有生成
目的除了长的循环。该中断被禁止
当使能中断位被设置为0 （屏蔽） 。
DTMF发生器
DTMF发生器将输出的16标准的一
音对由一个4位的二进制值和TX确定
DTMF模式位之前加载到寄存器基调。
当DTMF模式为基调的产生开始
使用色调寄存器和发送使能所选
（ CR0的位D1 ）变化为0 1 。
4
73K222BL
V.22 ， V.21 ，贝尔212A ，贝尔103
单芯片调制解调器，集成混合
引脚说明
动力
名字
GND
VDD
VREF
ISET
针
1
16
31
28
TYPE
I
I
O
I
描述
系统接地
电源输入端， 5伏±10％。绕道0.1和22 μF电容
GND 。
内部产生的参考电压。旁路与0.1 μF电容
到地面。
片内电流基准。设置偏置电流的运算放大器。该芯片目前是
通过一个2 MΩ电阻此引脚连接到VDD设置。 ISET应
旁路到GND与0.1 μF电容。
并行控制接口
ALE
AD0-AD7
CS
13
5-12
23
I
I / O
三态
I
地址锁存使能。 ALE的下降沿锁存地址
AD0 - AD2和芯片上的选择
CS
.
地址/数据总线。这些双向三态多路线传送
信息，并从内部寄存器。
片选。在ALE的下降沿在这个引脚上的低电平使读
周期或写周期发生。 AD0 - AD7将不被驱动，并没有
寄存器将被写入，如果
CS
（锁存）不活动。状态
CS
is
锁定在ALE的下降沿。
输出时钟。该引脚可选择在处理器控制下将任
晶体频率（用作处理器时钟）或16倍的数据
率用作唯一的DPSK模式的波特率时钟。该引脚默认
晶体频率复位。
中断。此开路漏极输出信号被用来通知处理器
已经出现了检测标志。处理器必须然后读取检测
寄存器以确定哪个检测触发中断。
INT
会留低
直到处理器读取检测寄存器或不完全复位。
阅读。低要求的73K222BL内部寄存器的读。数据
无法输出，除非
RD
和锁存
CS
是活性还是低。
复位。该引脚上的高电平信号将使芯片进入非活动
状态。所有控制寄存器位（ CR0 ， CR1 ，音）将被重置。输出
CLK引脚上的将被设置到该晶体的频率。内部下拉
使用一个电容器连接到VDD的电阻允许上电复位。
CLK
2
O
INT
20
O
RD
15
30
I
I /带
下拉
RESET
5
QQ：2881677436 复制
