73K322L
CCITT V.23 ， V.22 ， V.21
单芯片调制解调器
2000年4月
描述
该73K322L是一款高度集成的单芯片
调制解调器IC ，它提供所需的功能
构建一个CCITT V.23 ， V.22和V.21兼容
调制解调器，能够为1200或0-300 bit / s的全双工
操作或0-1200位/ s的半双工操作
或不带背沟道通过拨号线路。该
73K322L是73K221L的增强单
与性能的芯片调制解调器
适用于欧洲和亚洲的电话系统。
该73K322L或者产生550或1800 Hz的后卫
音，识别并产生2100赫兹的答案
音，并支持V.21为300Hz的频移键控操作。它
也工作在V.23 ， 1200 bit / s的FSK模式。该
73K322L集成模拟，数字和开关式
在单个衬底上的电容器阵列的功能，
具有优异的性能和高水平的
在一个28引脚PLCC或DIP功能整合
封装。该73K322L从单一+ 5V工作
电源具有极低的功耗。
该73K322L包括DPSK和FSK
调制器/解调器功能，呼叫进程和
握手音监测器测试模式，并发出提示
发生器能够产生DTMF ，回答，
通话和550或1800 Hz的保护音。该装置
支持V.23 ， V.22 （除模式v ）和V.21
的操作模式，允许同步和
（续）
特点
单芯片CCITT V.23 ， V.22
兼容的调制解调器数据泵
和
V.21
国际电信联盟
在0-300比特/秒（ FSK ）或600全双工操作
1200比特/秒（ DPSK ）或0-1200位/秒（ FSK ）
前向信道带或不带0-75 bit / s的回
通道
接口直接与标准的微处理器
（ 8048 ，典型的80C51 ）
串行或并行微处理器总线控制
串行端口进行数据传输
的同步和异步模式
手术
呼叫进程，载波，准确的应答音（2100
赫兹） ，
呼叫音（ 1300赫兹）和FSK标记
探测器
DTMF和550或1800 Hz的保护音发生器
可用的测试模式： ALB ， DL ， RDL ，马克，
空间，交替位模式
精确的自动增益控制允许45分贝
动态范围
CMOS技术的低功耗
使用60毫瓦@ 5V单电源供电
表面贴装PLCC封装
框图
AD0-AD7
数据
公共汽车
卜FF器
8-BIT
公共汽车
为
RD
WR
ALE
CS
RESET
读
写
控制
逻辑
控制
和
状态
数字
处理
PSK
调制器/
解调器
FSK
调制器/
解调器
DTMF &
音
发电机
发送
滤波器
接受
滤波器
TXA
RXA
INT
状态
和
控制
逻辑
TXD
RXD
串行
PORT
为
数据
测试：
ALB ， DLB
RDLB
图案
时钟
发电机
灵巧
DIALING
＆放大器;
检测
功能
动力
RXCLK
TXCLK
CLK
XTL1
EXCLK
XTL2
GND
VREF
VDD
ISET
73K322L
CCITT V.23 ， V.22 ， V.21
单芯片调制解调器
描述
（续）
异步通信。该73K322L是
设计出现在系统设计的
微处理器外围设备，并轻松连接
与流行的单芯片微处理器（ 80C51
典型值），通过其控制的8调制解调器功能
位复用的地址/数据总线或通过可选
串行控制总线。一个ALE控制线简化
地址解复用。数据通信
是通过仅一个单独的串行端口。
该73K322L非常适合在任何自由站立使用
或积分制调制解调器产品，其中多
在2线标准的数据通信
交换电话网是理想的。其高
功能性，低功耗和高效率
包装简化了设计要求和
提高系统的可靠性。一个完整的调制解调器
只需加入电话线接口，
控制微处理器和RS- 232电平
转换为一个典型系统。该73K322L是部分
TDK半导体公司K系列家族
引脚和功能兼容的单芯片调制解调器
产品。这些器件允许系统是
配置更高的速度和贝尔或CCITT
操作仅与单个组分的变化。
可在当处理器控制被绕过
加密前的数据必须被发送。如果串行输入
数据包含一个中断信号通过一个字符
（包括启动和停止位），突破将是
长延伸到至少2倍的N + 3位（其中N
是发送比特/字符）数。
从解调器的串行数据首先被传递
通过数据解扰码器，然后通过
同步/异步转换器。异步/异步
转换器将重新插入任何被删除的站位和输出
在没有帧内字符速率（比特到比特定时）的数据
比1219比特/秒以上。进入的中断信号
（低通两个字符）将传递
没有正确插入一个停止位。
同步模式
CCITT的V.22标准定义同步
操作在600和1200位/秒。操作类似
到的异步模式不同之处在于数据的
必须同步到一个提供时钟，并没有
变化的数据传输率是可允许的。串行
出现在TXD输入数据必须是有效的
上升TXCLK的边缘。
TXCLK是内部内部派生的信号
模式并在内部被连接到RXCLK销
在从机模式。接收数据的RXD引脚
同步输出RXCLK的下降沿。该
ASYNCH /同步转换器旁路时
同步模式被选择和数据是
发射出去以相同的速率，因为它被输入。
DPSK调制/解调器
在DPSK模式的73K322L调制的串行比特
流转换是由4表示的二位对
规定由V.22可能的相移
标准。然后将基带信号进行滤波，以
减少对限带符号间干扰
两线电话线。发生传输采用
无论是1200赫兹（来源模式）或2400 Hz的载流子
（应答模式） 。解调的反向
调制过程中，随着输入模拟信号
最终解码成二位，改回
为串行比特流。该解调器还恢复
将其编码成模拟信号的时钟
在调制。解调时使用两种
1200 Hz的载体（应答模式或ALB起源
模式）或2400 Hz的载体（发起模式或ALB
应答模式） 。该73K322L使用锁定的相位
最佳循环相干解调技术
接收机的性能。
手术
异步模式
对于DPSK方式的数据传输要求
数据最终以同步传输
时尚。该73K322L包括异步/同步和
同步/异步转换器，删除或插入停止
为了位以规则速率传输数据。在
串行数据来自异步模式
TXD引脚为异步/同步转换器。该
异步/同步转换器可以接受提供的数据
在TXD引脚通常必须是1200或600
比特/秒+ 1.0 ％ -2.5 ％ 。速率转换，然后将
插入或为了删除停止位为输出信号
这是1200或600比特/秒± 0.01 ％（± 0.01％是
水晶公差） 。
同步/异步转换器还具有一个扩展
超速模式，允许输出的选择
超速范围为+ 1％ + 2.3％。在
扩展超速模式，停止位为输出
7/8的正常宽度。
从发送缓冲器或者所述串行数据流
率转换器是通过数据扰码器传递
而到模拟调制器。数据加扰器
2
73K322L
CCITT V.23 ， V.22 ， V.21
单芯片调制解调器
FSK调制/解调器
FSK调制器产生一个频率
使用两个分立的调制的模拟输出信号
频率来表示二进制数据。 V.21模式
使用980和1180赫兹（起源，标记和空间）
或1650年和1850年赫兹（答案，标记和空间） 。
V.23模式使用1300和2100赫兹的主
信道和390和450赫兹的背沟道。
背面信道的调制率高达75
波特。解调涉及检测接收到的
频率和解码成相应的
二进制
值。
该
率
变流器
和
扰码器/解扰器就自动处于旁路
在V.21和V.23模式。
带通滤波器和均衡器
高，低带通滤波器被包括以塑造
发射的振幅和相位响应和
接收信号，并提供折衷延迟
均衡和在抑制频带外的信号的
的接收信道。振幅和相位
均衡是必需的，以补偿
传输线路和失真减少
在符号间干扰带限接收
信号。该发送信号的滤波近似于
凸起余弦频率的75％平方根
响应特性。
AGC
该自动增益控制维持信号电平
在输入到该解调器是恒定的，以
在1分贝。它纠正了快速上升的信号
这会导致削波，并提供了一个总的
接收机的>45分贝动态范围。
并行总线接口
提供了用于控制，选择4个8位寄存器
选择和状态监控。这些寄存器
与AD0 ， AD1 ， AD2和复用寻址
地址线（由ALE锁存）并出现一个
控制微处理器为连续四个内存
位置。两个控制寄存器和音寄存器
读/写存储器。该检测寄存器读
唯一的，不能只是通过调制解调器改性
针对监测参数。
串行命令接口模式
串行命令接口允许访问
通过串行73K322L控制和状态寄存器
命令端口。在这种模式下， AD0 ， AD1和
AD2线提供注册地址的数据
通过数据引脚下的控制通过
RD
和
WR
线。开始读操作时，
RD
线被拉低。第一位是后可用
RD
被拉低和未来的七年周期
EXCLK然后将转出的7位
所选地址位置LSB在前。写取
在8位数据移位LSB在前的地方
连续8次EXCLK的。
WR
然后
低脉冲和数据传输到所选择的
寄存器上发生的上升沿
WR
.
特殊信号检测电路
特殊检测电路监测所接收到的
模拟信号，以确定的状态或存在
运营商，应答音弱接收信号（长
循环条件） ，特殊的声音，如FSK标记
和1300 Hz的拨号音也被检测到。一
高频率选择性呼叫进程检测器
提供了足够的鉴别准确
检测欧洲呼叫进程的信号。
DTMF发生器
DTMF发生器将输出的16标准的一
音对由一个4位的二进制值和TX确定
DTMF模式位之前加载到音
注册。音产生开始的时候DTMF
模式是使用音调寄存器和所选择的
发送使能（ CR0的位D1 ）变化为0 1 。
3
73K322L
CCITT V.23 ， V.22 ， V.21
单芯片调制解调器
引脚说明
动力
名字
GND
VDD
VREF
ISET
PLCC / PIN
DIP NUMBER
28
15
26
24
TYPE
I
I
O
I
描述
系统地。
电源输入，5V ± 10％。绕道0.1和22 μF电容
到GND 。
内部产生的参考电压。绕道0.1 μF
电容到GND 。
片内电流基准。设置偏置电流的运算放大器。该芯片
电流是通过一个2 MΩ电阻此引脚连接到VDD设置。
ISET应绕过来GND与0.1 μF电容。
并行微处理器控制接口
ALE
AD0-AD7
CS
12
4-11
20
I
I / O
I
地址锁存使能。 ALE的下降沿锁存地址
在AD0 - AD2和芯片上的选择
CS
.
地址/数据总线。这些双向三态多路开关连接线传送
信息，并从内部寄存器。
片选。 ALE的下降沿期间，该引脚上的低电平允许
读周期或写周期发生。 AD0 - AD7将不被驱动，并
没有寄存器将被写入，如果
CS
（锁存）不活动。状态
CS
被锁定在ALE的下降沿。
输出时钟。该引脚在处理器控制下选择为
无论是晶体频率（用作处理器时钟）或16×的
数据速率用作唯一的DPSK模式的波特率时钟。引脚
默认为晶振频率复位。
中断。此开路漏极输出信号被用来通知
处理器已经发生了检测标志。处理器必须再
读取检测寄存器，以确定哪些检测触发
中断。
INT
将保持低电平，直到处理器读取检测寄存器
或不完全复位。
阅读。低要求的73K322L内部寄存器的读。数据
无法输出，除非
RD
和锁存
CS
是主动或
低。
复位。该引脚上的高电平信号将使芯片成
无效状态。所有控制寄存器位（ CR0 ， CR1 ，音）将被重置。
在CLK引脚的输出将被设置为晶振频率。一
使用电容内部下拉电阻允许上电复位电源
VDD 。
CLK
1
O
INT
17
O
RD
14
I
RESET
25
I
4
73K322L
CCITT V.23 ， V.22 ， V.21
单芯片调制解调器
并行微处理器控制接口
（续）
名字
WR
PLCC / DIP
引脚数
13
TYPE
I
描述
写。低这一通知73K322L数据可在
AD0 - AD7写入到内部寄存器中。数据被锁存的
上升沿
WR
。没有数据写入，除非
WR
和锁存
CS
是低的。
串行微处理器控制接口
AD0-AD2
AD7
4-6
11
I
I / O
注册地址选择。这些线进行寄存器地址和
应该是在任何读或写操作有效。
串行控制数据输入/输出。对于一个读/写操作的数据是
移入或移出的外部时钟引脚的下降沿。方向
数据流是由控制
RD
引脚。
RD
低输出数据。
RD
高
输入的数据。
阅读。在此输入低通知73K322L的数据或状态
信息正在由处理器读出。的下降沿
RD
信号将启动从寻址寄存器的读。该
RD
信号
必须继续对EXCLK八个下降沿为了读取所有
八位引用的寄存器。读取的数据提供LSB在前。
数据将不被输出，除非
RD
信号被激活。
写。在此输入低通知73K322L的数据或状态
信息已移入通过DATA引脚，并提供
用于写入到内部寄存器中。用于写入的正常程序是
在数据转移LSB先在DATA引脚连续8个下降
EXCLK的边缘，然后以脉冲
WR
低。数据被写在
上升沿
WR
.
RD
14
I
WR
13
I
注意：
串行控制模式可通过将ALE高和CS为低电平提供。在此配置中AD7变
数据输入和AD0 ， AD1和AD2成为唯一的地址。见串行控制时序图上
页22和23 。
DTE用户界面
名字
EXCLK
PLCC / DIP
引脚数
19
I
外部时钟。这个信号只用于同步的DPSK
当外部定时选项已被选择的发送。在
EXCLK的上升沿被用于选通外部定时模式
同步DPSK传输可在TXD引脚上的数据。还用
串行控制接口。
TYPE
描述
5
73K222BL
V.22 ， V.21 ，贝尔212A ，贝尔103单芯片
调制解调器，集成混合
2000年4月
描述
该73K222BL是一款高度集成的单芯片
调制解调器IC ，它提供所需的功能
构建一个CCITT V.22 ， V.21 ，贝尔212A和贝尔
103 ，兼容的调制解调器，能够为1200 bit / s的全双工
全双工操作通过拨号线路。该73K222BL
是73K222AL单芯片的增强
调制解调器，它增加了混合挂钩开关控制，
和司机的73K222AL 。在贝尔212A模式下，
73K222BL提供正常的贝尔212A和贝尔
103的功能，并采用了2225 Hz的应答音。
在V.22模式73K222BL无论是生产还是550
1800 Hz的保护音，识别并生成
2100 Hz的应答音，并允许600 bit / s的V.22或
0-300 bit / s的V.21操作。该器件集成
模拟，数字和开关电容阵列
在单个衬底上的功能，将提供优异的
性能和功能高电平
集成在一个32引脚PLCC和44引脚TQFP
封装。它采用单+ 5V电源。
该73K222BL包括DPSK和FSK
调制器/解调器功能，呼叫进程和
握手音监测器和音频发生器
可要求欧洲申请色调。
该器件支持V.22 （除模式v ）和21 V.
的操作模式，允许同步和
异步通信。测试功能，如
模拟环路，数字环路和远端数字环回
被支持。内部图形发生器也
包括用于自测试。
（续）
特点
包括73K222AL单芯片的功能
调制解调器
单芯片CCITT V.22 ， V.21 ，贝尔212A和贝尔
103标准兼容的调制解调器数据泵
在0-300比特/秒（ FSK ）或全双工操作
600和1200位/秒（ DPSK）
片上2线/ 4线混合动力驱动和场外
钩继电器驱动器缓冲区
串行或并行微控制器控制
接口
接口
直
同
标准
微控制器（ 8048 ，典型的80C51 ）
串行端口进行数据传输
同步和异步模式
操作包括V.22延长
超速
呼叫进程，载波，准确的答案音
（2100或2225赫兹） ，和长循环检测
DTMF和550或1800 Hz的保护音
发电机
可用的测试模式： ALB ， DL ， RDL ，马克，
空间，交替位模式
精确的自动增益控制允许45分贝
动态范围
CMOS技术的低功耗
使用60毫瓦@ 5 V
+5 V单电源
框图
OH
数据
公共汽车
卜FF器
DTMF &
音
发电机
FSK
调制器/
解调器
AD0-AD7
8-BIT
公共汽车
为
RD
WR
ALE
CS
RESET
读
写
控制
逻辑
控制
和
状态
数字
处理
PSK
调制器/
解调器
发送
滤波器
接受
滤波器
2W/4W
混合动力
TXA1
TXA2
RXA
INT
状态
和
控制
逻辑
TXD
RXD
串行
PORT
为
数据
测试：
ALB ， DLB
RDLB
图案
时钟
发电机
灵巧
DIALING
＆放大器;
检测
功能
动力
RXCLK
EXCLK
TXCLK
XTL1
XTL2
GND
VREF
VDD
ISET
CLK
73K222BL
V.22 ， V.21 ，贝尔212A ，贝尔103
单芯片调制解调器，集成混合
描述
（续）
该73K222BL被设计为出现在系统
设计师微处理器外围设备，并且将
容易
接口
同
流行
单芯片
微处理器（ 80C51典型值）的控制权
通过其8位复用调制解调功能
地址/数据总线。一个ALE控制线简化
地址解复用。数据通信
是通过仅一个单独的串行端口。
该73K222BL非常适合在任何自由站立使用
或积分制调制解调器产品，其中全
双相1200 bit / s的数据通过通讯2-
线电话交换网是理想的。其高
功能性，低功耗和高效率
包装简化了设计要求和
提高系统的可靠性。一个完整的调制解调器
只需加入电话线接口，
控制微处理器和RS- 232电平
转换为一个典型系统。
该73K222BL是TDK Semiconductor公司的一部分
K系列家族的单芯片调制解调器产品。
这些设备允许系统进行配置
更高的速度和贝尔或CCITT操作只
单一组分的变化。
功能说明
混合动力和继电器驱动器
为了使设计更符合成本效益和空间
效率高， 73K222BL包括2线至4线
混合动力具有足够的驱动器直接连接到
电信耦合变压器。另外，关
钩继电器驱动器40 mA驱动能力也
列入允许使用通常可用的的
机械电信继电器。
异步模式
对于DPSK方式的数据传输要求
数据最终以同步传输
时尚。该73K222BL包括异步/同步和
同步/异步转换器，删除或插入停止
为了位到± 0.01 ％的速度范围内传输数据。在
串行数据来自异步模式
TXD引脚为异步/同步转换器。该
异步/同步转换器可以接受提供的数据
在TXD引脚通常必须是1200或600
比特/秒+ 1.0 ％ -2.5 ％ 。该转换器就会插入或
为了删除停止位，以输出一个信号，它是
1200或600比特/秒± 0.01 ％（± 0.01％是必需的
同步数据准确率） 。
从异步/同步串行数据流
转换器通过数据扰码器通过与
到模拟调制器。数据加扰器可以
在当处理器控制被绕过
加密前的数据必须被发送。该
异步/同步转换器和数据加扰器是
绕过所有的FSK模式。如果串行输入数据
包含一个中断信号通过一个字符
（包括启动和停止位），突破将是
延长到至少2个
N + 3位长（其中N是
发送的比特/字符）数。
2
73K222BL
V.22 ， V.21 ，贝尔212A ，贝尔103
单芯片调制解调器，集成混合
从解调器的串行数据首先被传递
通过数据解扰码器，然后通过
同步/异步
转换器。
该
同步/异步
转换器将重新插入任何被删除的站位，
在帧内字符速率传送输出数据（位用于─
不超过1219比特/秒的比特定时） 。传入
突破信号（低通两个字符）会
通过没有正确插入一个停止位。
同步/异步转换器还具有一个扩展
超速模式，它允许一个选择
超速范围为+ 1％ + 2.3％。在
扩展超速模式，停止位为输出
7/8的正常宽度。
同步模式
CCITT的V.22标准定义同步
操作在600和1200位/秒。贝尔212A
标准只定义了在同步操作
1200比特/秒。操作是类似的
所不同的是数据必须是异步模式
同步到一个提供时钟，并在没有变化
数据传输率是可允许的。串行输入数据
出现在TXD必须是有效的上升沿
TXCLK 。
TXCLK是内部内部派生的信号
模式并在内部被连接到RXCLK销
在从机模式。接收数据的RXD引脚
同步输出RXCLK的下降沿。该
ASYNCH /同步转换器旁路时
同步模式被选择和数据是
发射出去以相同的速率，因为它被输入。
DPSK调制/解调器
该73K222BL调制的串行比特流转换为
是由四种可能代表二位对
规定由贝尔212A或V.22相移
标准。然后将基带信号进行滤波，以
减少对限带符号间干扰
两线电话线。发生传输采用
无论是1200赫兹（来源模式）或2400 Hz的载流子
（应答模式） 。解调的反向
调制过程中，随着输入模拟信号
最终解码成二位，改回
为串行比特流。该解调器还恢复
将其编码成模拟信号的时钟
在调制。解调时使用两种
1200 Hz的载体（应答模式或ALB起源
模式）或2400 Hz的载体（发起模式或ALB
应答模式） 。该设备使用一个锁相环
最佳相干解调技术
接收机的性能。
FSK调制/解调器
FSK调制器产生一个频率
使用两个分立的调制的模拟输出信号
频率来表示二进制数据。在贝尔103 ，
1270和1070赫兹的频率标准
（起源，标记和空格） ，或2225年至2025年赫兹
（答案，标记和空间）的使用。 V.21模式
使用980和1180赫兹（起源，标记和空间） ，
或1650和1850Hz （答案，标记和空间） 。
解调涉及检测接收到的
频率和解码成相应的
二进制
值。
该
率
变流器
和
加扰/解扰器被绕过的贝尔103
或V.21模式。
带通滤波器和均衡器
高，低带通滤波器被包括以塑造
发射的振幅和相位响应和
接收信号，并提供折衷延迟
均衡和在抑制频带外的信号的
的接收信道。振幅和相位
均衡是必需的，以补偿
传输线路和失真减少
在符号间干扰带限接收
信号。该发送信号的滤波近似于
凸起余弦频率的75％平方根
响应特性。
AGC
该自动增益控制维持信号电平
在输入到该解调器是恒定
要在1分贝。它纠正了快速的增长
信号，该信号会引起削波，并提供一个
的> 45分贝总接收机的动态范围。
（续）
3
73K222BL
V.22 ， V.21 ，贝尔212A ，贝尔103
单芯片调制解调器，集成混合
功能说明
（续）
并行总线接口
提供了用于控制，选择4个8位寄存器
选择和状态监控。这些寄存器
与AD0 ， AD1 ， AD2和复用寻址
地址线（由ALE锁存）和出现于控制
微处理器为四个连续的存储单元。
两个控制寄存器和音寄存器的
读/写存储器。该检测寄存器是只读的，
不能，除非通过调制解调器响应进行修改
监测的参数。
特殊信号检测电路
特殊检测电路监测所接收到的
模拟信号，以确定载波的状态或存在
呼叫进程音，应答音及接收弱
信号（长循环条件） 。未加扰标志
也检测到请求信号时，所接收的数据
出解扰器前的DPSK解调器
一直居高不下的165.5毫秒± 6.5 ms最小。该
适当的检测寄存器位被设置时，这些中的一个
条件的变化，并将一个中断所有生成
目的除了长的循环。该中断被禁止
当使能中断位被设置为0 （屏蔽） 。
DTMF发生器
DTMF发生器将输出的16标准的一
音对由一个4位的二进制值和TX确定
DTMF模式位之前加载到寄存器基调。
当DTMF模式为基调的产生开始
使用色调寄存器和发送使能所选
（ CR0的位D1 ）变化为0 1 。
4
73K222BL
V.22 ， V.21 ，贝尔212A ，贝尔103
单芯片调制解调器，集成混合
引脚说明
动力
名字
GND
VDD
VREF
ISET
针
1
16
31
28
TYPE
I
I
O
I
描述
系统接地
电源输入端， 5伏±10％。绕道0.1和22 μF电容
GND 。
内部产生的参考电压。旁路与0.1 μF电容
到地面。
片内电流基准。设置偏置电流的运算放大器。该芯片目前是
通过一个2 MΩ电阻此引脚连接到VDD设置。 ISET应
旁路到GND与0.1 μF电容。
并行控制接口
ALE
AD0-AD7
CS
13
5-12
23
I
I / O
三态
I
地址锁存使能。 ALE的下降沿锁存地址
AD0 - AD2和芯片上的选择
CS
.
地址/数据总线。这些双向三态多路线传送
信息，并从内部寄存器。
片选。在ALE的下降沿在这个引脚上的低电平使读
周期或写周期发生。 AD0 - AD7将不被驱动，并没有
寄存器将被写入，如果
CS
（锁存）不活动。状态
CS
is
锁定在ALE的下降沿。
输出时钟。该引脚可选择在处理器控制下将任
晶体频率（用作处理器时钟）或16倍的数据
率用作唯一的DPSK模式的波特率时钟。该引脚默认
晶体频率复位。
中断。此开路漏极输出信号被用来通知处理器
已经出现了检测标志。处理器必须然后读取检测
寄存器以确定哪个检测触发中断。
INT
会留低
直到处理器读取检测寄存器或不完全复位。
阅读。低要求的73K222BL内部寄存器的读。数据
无法输出，除非
RD
和锁存
CS
是活性还是低。
复位。该引脚上的高电平信号将使芯片进入非活动
状态。所有控制寄存器位（ CR0 ， CR1 ，音）将被重置。输出
CLK引脚上的将被设置到该晶体的频率。内部下拉
使用一个电容器连接到VDD的电阻允许上电复位。
CLK
2
O
INT
20
O
RD
15
30
I
I /带
下拉
RESET
5
QQ：2881677436 复制
