73K302L
贝尔212A ， 103 ， 202
单芯片调制解调器
2000年4月
描述
该73K302L是一款高度集成的单芯片
调制解调器IC ，它提供所需的功能
构建贝尔202 ， 212A和103兼容
调制解调器。该73K302L是一个增强
73K212L与贝尔202模式单芯片调制解调器
功能的加入。该73K302L能够1200或
0-300 bit / s的全双工运行在拨号线路。
4线全双工能力和低的速度回
通道还提供了在贝尔202模式。该
73K302L识别并生成一个900 Hz的软
载波关断音，并允许103 300比特/秒
FSK操作。该73K302L集成了模拟，
在数字和开关电容阵列功能
单一基板，提供卓越的性能和
在一个高级别功能集成
28引脚DIP或PLCC封装。该73K302L
从单一+ 5V电源供电，非常低的工作
功耗。
该73K302L包括DPSK和FSK
调制器/解调器功能，呼叫进程和
握手音监视器，测试模式，并发出提示
发生器能够产生DTMF ，答案，以及
900 Hz的软载波关断音。该装置
支持贝尔202 ， 212A和103模式
操作，允许同步和
（续）
特点
单芯片贝尔212A ， 103和202S / T标准
兼容的调制解调器数据泵
在0-300比特/秒（ FSK ） ， 1200 bit / s的全双工操作
（ DPSK ）或0-1200位/秒（ FSK ）前向信道或
不0-150 bit / s的反向通道
在贝尔202模式全双工的4线操作
引脚和软件与其他兼容TDK
半导体
公司
K系列
1-chip
调制解调器
接口直接与标准的微处理器
（ 8048 ，典型的80C51 ）
串行端口进行数据传输
的同步和异步模式
手术
呼叫进程，载波，准确的答案音
（ 2225赫兹） ，软载波关断（ SCT ）和FSK标记
探测器
DTMF ，答案， SCT音调发生器
可用的测试模式： ALB ， DL ， RDL ，马克，空间，
交替位模式
采用CMOS工艺的低功耗
从单电源60毫瓦@ 5V
框图
AD0-AD7
数据
公共汽车
卜FF器
8-BIT
公共汽车
为
RD
WR
ALE
CS
RESET
读
写
控制
逻辑
控制
和
状态
数字
处理
PSK
调制器/
解调器
FSK
调制器/
解调器
DTMF &
音
发电机
发送
滤波器
接受
滤波器
TXA
RXA
INT
状态
和
控制
逻辑
TXD
RXD
串行
PORT
为
数据
测试：
ALB ， DLB
RDLB
图案
时钟
发电机
灵巧
DIALING
＆放大器;
检测
功能
动力
RXCLK
EXCLK
TXCLK
CLK
XTL1
XTL2
GND
VREF
VDD
ISET
73K302L
贝尔212A ， 103 ， 202
单芯片调制解调器
描述
（续）
异步通信。该73K302L是
设计出现在系统设计的
微处理器外围设备，并轻松连接
与流行的单芯片微处理器（ 80C51
典型值），通过其控制的8调制解调器功能
位复用的地址/数据总线或通过可选
串行总线命令。一个ALE控制线简化
地址解复用。数据通信
是通过仅一个单独的串行端口。
该73K302L非常适合在任何自由站立使用
或积分制调制解调器产品，其中多
标准的数据通信是期望的。其高
功能性，低功耗和高效率
包装简化了设计要求和
提高系统的可靠性。一个完整的调制解调器
只需加入电话线接口，
一个调制解调器控制器，和RS232电平转换为一个
典型的系统。
在单芯片三模功能允许全双工
贝尔212和103的操作或不对称贝尔
202S工作在2线电话交换
网络。在1200 202T模式全双工操作
比特/秒，也可以在4线操作时
租用线路。
软载波关断功能，有利于快速转线
周围时使用202S模式为半双工
应用程序。
该73K302L是TDK SEMICONDUCT K-系列的一部分
家庭引脚和功能兼容的单芯片
调制解调器产品。这些设备允许系统
更高的速度和贝尔或CCITT配置
操作仅与单个组分的变化。
同步/异步转换器还具有一个扩展
超速模式，允许输出的选择
超速范围为+ 1％ + 2.3％。在
扩展超速模式，停止位为输出
7/8的正常宽度。
从发送缓冲器或者所述串行数据流
率转换器是通过数据扰码器传递
而到模拟调制器。数据加扰器
可在当处理器控制被绕过
加密前的数据必须被发送。如果串行输入
数据包含一个中断信号通过一个字符
（包括启动和停止位），突破将是
长延伸到至少2倍的N + 3位（其中N
是发送比特/字符）数。
从解调器的串行数据首先被传递
通过数据解扰码器，然后通过
同步/异步转换器。异步/异步
转换器将重新插入任何被删除的站位，
在帧内字符速率输出数据（比特到比特
不超过1219比特/秒的定时） 。传入
突破信号（低通两个字符）会
通过没有正确插入停止
位。
同步模式
贝尔212A标准定义同步
操作在1200比特/秒。操作是类似的
不同之处在于数据的异步模式必须
同步到一个提供时钟，并在没有变化
数据传输率是可允许的。串行输入数据
出现在TXD必须是有效的上升沿
TXCLK 。
TXCLK是内部内部派生的信号
模式并在内部被连接到RXCLK销
在从机模式。接收数据的RXD引脚
同步输出RXCLK的下降沿。该
ASYNCH /同步转换器旁路时
同步模式被选择和数据是
发射出去以相同的速率，因为它被输入。
DPSK调制/解调器
在DPSK模式的73K302L调制的串行比特
流转换是由4表示的二位对
规定由贝尔212A可能的相移
标准。然后将基带信号进行滤波，以
减少对限带符号间干扰
两线电话线。发生传输采用
无论是1200赫兹（来源模式）或2400赫兹
（应答模式）的载体。解调是反向
该调制过程中，随着输入模拟的
手术
异步模式
对于DPSK方式的数据传输要求
数据最终以同步传输
时尚。该73K302L包括异步/同步和
同步/异步转换器，删除或插入停止
为了位以规则速率传输数据。在
串行数据来自异步模式
TXD引脚为异步/同步转换器。该
异步/同步转换器可以接受提供的数据
在TXD引脚通常必须是1200比特/秒
+ 1.0 ％，2.5％ 。速率转换器就会插入或
为了删除停止位，以输出一个信号，它是
1200位的需要/秒± 0.01 ％（± 0.01％
同步数据准确率） 。
2
73K302L
贝尔212A ， 103 ， 202
单芯片调制解调器
最终信号解码成二位并转换
备份到一个串行比特流。该解调器还
恢复将其编码到所述时钟
调制时的模拟信号。解调
出现使用一个1200赫兹的载体（应答模式
或ALB发起模式）或2400 Hz的载体
（来源模式或ALB应答模式） 。该
73K302L使用一个锁相环相干
最佳接收机解调技术
性能。
FSK调制/解调器
FSK调制器产生一个频率
使用两个分立的调制的模拟输出信号
频率来表示二进制数据。贝尔103
模式使用1270和1070赫兹（起源，标志，
空间） ，或2225年至2025年赫兹（答案，标记和
空间）。贝尔202模式下使用1200赫兹（标记）和
2200赫兹（主通道和387 Hz的空间
（标记）和487赫兹（空间），用于背沟道。
背面信道的调制速率高达150
波特。解调涉及检测接收到的
频率和解码成相应的
二进制
值。
该
率
变流器
和
扰码器/解扰器就自动处于旁路
在103或202的模式。
带通滤波器和均衡器
高，低带通滤波器被包括以塑造
发射的振幅和相位响应和
接收信号，并提供折衷延迟
均衡和在抑制频带外的信号的
的接收信道。振幅和相位
均衡是必需的，以补偿
传输线路和失真减少
在符号间干扰带限接收
信号。该发送信号的滤波近似于
凸起余弦频率的75％平方根
响应特性。
AGC
该自动增益控制维持信号电平
在输入到该解调器是恒定的，以
在1分贝。它纠正了快速上升的信号
这会导致削波，并提供了一个总的
接收机的>45分贝动态范围。
并行总线接口
提供了用于控制，选择4个8位寄存器
选择和状态监控。这些寄存器
与AD0 ， AD1 ， AD2和复用寻址
地址线（由ALE锁存）并出现一个
控制微处理器为连续四个内存
位置。两个控制寄存器和音寄存器
读/写存储器。该检测寄存器读
唯一的，不能只是通过调制解调器改性
针对监测参数。
串行命令接口模式
串行命令接口允许访问
通过串行73K302L控制和状态寄存器
命令端口。在这种模式下， AD0 ， AD1和AD2
线传递数据提供的寄存器地址
通过在控制数据引脚
RD
和
WR
线。开始读操作时，
RD
线被拉低。第一位是后可用
RD
is
带来的低EXCLK的未来七年的周期会
然后调出所选地址的7位
位置LSB在前。一个写操作被移入
8个数据位LSB在前八连冠
EXCLK周期。
WR
然后低脉冲和数据
转移到所选择的寄存器上发生
上升沿
WR
.
特殊信号检测电路
特殊检测电路监测所接收到的
模拟信号，以确定的状态或存在
运营商，应答音弱接收信号（长
循环条件） ，特殊的声音，如FSK标记
而900 Hz的载流子软关断音也
检测到。一种高频率选择性呼叫进程
检测器提供足够的歧视
准确地检测出低质量的呼叫进行信号。
DTMF发生器
DTMF发生器将输出的16标准的一
音对由一个4位的二进制值和TX确定
DTMF模式位之前加载到音
注册。音产生开始的时候DTMF
模式是使用音调寄存器和所选择的
发送使能（ CR0的位D1 ）变化为0 1 。
SOFT CARRIER TURN -OFF音频发生器
软载波关断音频发生器将输出
900 Hz的音调。当贝尔202的主要激活
信道的发送模式下，输出信号将转向
900赫兹，在保持相位的连续性
过渡。
3
73K302L
贝尔212A ， 103 ， 202
单芯片调制解调器
引脚说明
动力
名字
GND
VDD
VREF
ISET
PLCC / PIN
DIP NUMBER
28
15
26
24
TYPE
I
I
O
I
描述
系统地。
电源输入，5V ± 10％。绕道0.1和22 μF电容
到GND 。
内部产生的参考电压。绕道0.1 μF
电容到GND 。
片内电流基准。设置偏置电流的运算放大器。该芯片
电流是通过一个2 MΩ电阻此引脚连接到VDD设置。
ISET应绕过来GND与0.1 μF电容。
并行微处理器接口
ALE
AD0-AD7
CS
12
4-11
20
I
I / O
I
地址锁存使能。 ALE的下降沿锁存地址
AD0 - AD2和芯片上的选择
CS
.
地址/数据总线。这些双向三态多路开关连接线传送
信息，并从内部寄存器。
片选。 ALE的下降沿期间，该引脚上的低电平允许
读周期或写周期发生。 AD0 - AD7将不被驱动，并
没有寄存器将被写入，如果
CS
（锁存）不活动。状态
CS
被锁定在ALE的下降沿。
输出时钟。该引脚在处理器控制下选择为
无论是晶体频率（用作处理器时钟）或16倍
的数据速率用作唯一的DPSK模式的波特率时钟。该
管脚默认晶振频率复位。
中断。此开路漏极输出信号被用来通知
处理器已经发生了检测标志。处理器必须再
读取检测寄存器，以确定哪些检测触发
中断。
INT
将保持低电平，直到处理器读取检测寄存器
或不完全复位。
阅读。低要求的73K302L内部寄存器的读。数据
无法输出，除非
RD
和锁存
CS
是活性还是低。
复位。该引脚上的高电平信号将使芯片进入非活动
状态。所有控制寄存器位（ CR0 ， CR1 ，音）将被重置。该
CLK引脚的输出将被设置为晶振频率。内部
用一个电容， VDD下拉电阻允许上电复位。
CLK
1
O
INT
17
O
RD
14
25
I
I
RESET
4
73K302L
贝尔212A ， 103 ， 202
单芯片调制解调器
并行微处理器接口
（续）
名字
WR
PLCC / PIN
DIP NUMBER
13
TYPE
I
描述
写。低这一通知73K302L数据可在
AD0 - AD7写入到内部寄存器中。数据被锁存的
上升沿
WR
。没有数据写入，除非
WR
和锁存
CS
为低电平有效。
串行微处理器接口
A0-A2
数据
46
11
I
I / O
注册地址选择。这些线进行寄存器地址和
应该是在任何读或写操作有效。
串行控制数据。对于一个读/写操作数据被时钟或
列于外部时钟引脚的下降沿。数据流的方向是
由受控
RD
引脚。
RD
低输出数据。
RD
高输入数据。
阅读。在此输入低通知73K302L的数据或状态
信息正在由处理器读出。的下降沿
RD
信号将启动从寻址寄存器的读。该
RD
信号
必须继续对EXCLK八个下降沿为了读取所有
八位引用的寄存器。读取的数据提供LSB在前。
数据将不被输出，除非
RD
信号被激活。
写。在此输入低通知73K302L的数据或状态
信息已移入通过DATA引脚，并提供
用于写入到内部寄存器中。用于写入的正常程序是
在数据转移LSB先在DATA引脚连续8个下降
EXCLK的边缘，然后以脉冲
WR
低。数据被写在
上升沿
WR
.
RD
14
I
WR
13
I
注意：
串口控制模式可通过将ALE高和提供
CS
低。在此配置中AD7成为
数据输入和AD0 ， AD1和AD2成为唯一的地址。见串行控制时序
在第20页图
5
QQ：2880707522 复制
