73K224L
的V.22bis / V.22 / V.21 /贝尔212A /贝尔103
单芯片调制解调器
2000年4月
描述
该73K224L是一款高度集成的单芯片
调制解调器IC ，它提供所需的功能
构建的V.22bis兼容的调制解调器，能够
2400 bit / s的全双工运行在拨号线路。该
73K224L提供卓越的性能和高
功能集成在一个单一的28引脚DIP水平
和44引脚TQFP封装。该器件支持
的V.22bis ， V.22 ， V.21 ，贝尔212A和贝尔103模式
操作时，
允许
两
同步
和
异步通信。该73K224L是
设计出现在系统设计的
微处理器外围设备，并轻松连接
与流行的单芯片微处理器（ 80C51
典型值），通过其控制的8调制解调器功能
位复用的地址/数据总线或通过可选
串行控制总线。一个ALE控制线简化
地址解复用。
数据
通讯
通过一个独立的串行端口通常发生。该
73K224L是引脚和软件兼容
73K212L和73K222L单芯片调制解调器集成电路，
使系统升级，以及单一组分
改变。
该73K224L从单一+ 5V电源的工作
低功耗。
该73K224L非常适合在任何自由站立或使用
积分制调制解调器产品，其中全双工
（续）
特点
单芯片多模的V.22bis / V.22 / V.21和贝尔
212A / 103兼容的调制解调器数据泵
频移键控（300位/秒） ， DPSK （600 ， 1200位/秒） ，或QAM
（ 2400位/秒）的编码
引脚和软件与其他兼容TDK
半导体
公司
K系列
1-chip
调制解调器
接口直接与标准微控制器
（ 80C51典型值）
并行微控制器总线，用于控制调制解调器和
状态监控功能
可选
asynch /同步
同
国内
缓冲/ debuffer
和
加扰/解扰器
功能
所有的同步和异步操作
模式（内部，外部，从站）
自适应均衡以获得最佳性能
在所有线路
可编程传输衰减（16 dB时， 1分贝
步骤） ，可选择接收升压（ 18分贝）
呼叫进程，载波，应答音，解读
标记，S1和信号质量监测器
DTMF ，回答和保护音调发生器
可用的测试模式： ALB ， DL ， RDL ，马克，空间，
交替位， S1模式
CMOS技术的低功耗
（通常为100 mW @ 5V）与掉电模式
（ 15毫瓦@ 5V ）
TTL和CMOS兼容输入和输出
框图
73K224L
的V.22bis / V.22 / V.21 /贝尔212A /贝尔103
单芯片调制解调器
描述
（续）
2400 bit / s的数据通过2线通信
交换电话网是理想的。其高
功能性，低功耗，和高效率
包装简化了设计要求，并增加
系统的可靠性。
该73K224L被设计为一个完整的V.22bis
兼容的调制解调器芯片。完整的调制解调器
只需加入电话线的接口，一个
微控制器的调制解调器控制和状态
监测，和RS-232电平转换器的典型
系统。许多功能都包括在内，以简化
实施典型的调制解调器设计。此外
基本2400比特/秒的QAM ， 600/1200 bit / s的DPSK和
300比特/秒的频移键控调制器/解调器部分，所述
设备还包括同步/ asynch转换器，
加扰/解扰器，呼叫进程音检测，
DTMF音调发生器功能和握手
模式检测。的V.22bis ， V.22 ， V.21和贝尔
212A / 103模式支持（同步和
异步）和提供用于测试模式
诊断。大部分功能是可选择的选项
并提供合理的默认值。
解码成二位和转换回串行
比特流。该解调器也将恢复
钟将其编码成模拟信号
在调制。解调时使用
无论是1200赫兹的载体（应答模式或ALB
发起模式）或2400 Hz的载体（始发
模式或ALB应答模式） 。自适应
均衡也用于DPSK模式
最佳的操作有不同的线路条件。
FSK调制/解调器
FSK调制器产生一个频率
使用两个分立的调制的模拟输出信号
频率来表示二进制数据。贝尔
1270和1070 Hz的103标准频率
（来源标记和空格）， 2225年至2025年赫兹
（应答标记和空格）被使用时，这
模式被选择。 V.21模式使用980和1180
赫兹（起源，标记和空间），或者1650年和1850年
赫兹（答案，标记和空间） 。解调
涉及检测接收频率和
它们解码成相应的二进制值。
率转换器和扰码器/解扰器是
自动旁路在FSK模式。
带通滤波器和均衡器
高，低带通滤波器被包括以塑造
发射的振幅和相位响应和
接收信号，并提供折衷延迟
均衡和抑制频带外的信号。
振幅和相位均衡是必需的
以补偿传输的失真
线，并减少了码间干扰
限带接收信号。该发送信号
滤波对应于75％的平方根
凸起余弦频率响应特性。
异步模式
该
异步
模式
is
二手
为
异步终端通讯，
可在600,1200通信，或2400比特/秒的+ 1％
即使该调制解调器的输出受到限制-2.5 ％
对于标称比特率±
在DPSK和QAM 0.01 ％
模式。当以这种方式发送该串行
上TXD输入的数据通过速率传递
转换器插入或删除的停止位
为了串行比特流，以输出一个信号，该信号
标称比特率± 0.01 ％ 。这个信号然后
路由到一个数据加扰器和转换为模拟
调制器，其中四比特/二位编码的结果
的输出信号。二者的速率转换器和
加扰器可以绕过握手，并
2
手术
QAM调制器/解调器
该73K224L编码输入数据到四比特
通过与特定的16种可能的信号点来表示
相位和幅度电平。该基带信号是
然后过滤，以减少符号间干扰
限带电话网络。调制器
发送使用一个1200赫兹这个编码数据
（来源模式）或2400赫兹（应答模式）的载体。
所述解调器中，虽然更复杂，基本上
逆转这一过程，同时恢复数据
从输入信号中的时钟。自适应均衡
校正不同线路条件自动
改变滤波器的参数，以补偿线路
的特点。
DPSK调制/解调器
该73K224L调制的串行比特流转换为二位
是由四种可能的相位表示对
规定由贝尔212A / V.22标准的变化。
然后将基带信号进行滤波，以减小
对带限2线间干扰
PSTN线路。传输发生在任一个1200赫兹
（来源模式）或2400 Hz的载体（应答模式） 。
解调是调制的逆
过程中，随着输入模拟信号最终
73K224L
的V.22bis / V.22 / V.21 /贝尔212A /贝尔103
单芯片调制解调器
为选定的同步操作。接收到的数据是
以类似的方式处理，不同之处在于率
现在转换器的作用是重新插入删除任何停止位
并在不超过所述更大的输出数据到终端
比特率加1％ 。传入的中断信号（低
通过两个字符）将通过无
不正确地插入一个停止位。
同步/异步转换器还具有一个扩展
超速模式，允许输出的选择
超速范围为+ 1％ + 2.3％。在
扩展超速模式，停止位在7/8输出
正常宽度。
两个同步/异步速率转换器和数据
解扰器将在FSK自动旁路
模式。
同步模式
同步操作是可能只在QAM或
DPSK方式。操作是类似的
所不同的是数据必须是异步模式
同步到一个提供时钟，并在没有变化
数据传输率是可允许的。串行输入数据
出现在TXD必须是有效的上升沿
TXCLK 。
TXCLK是内部派生的1200或2400 Hz的信号
在内部模式并在内部被连接到
RXCLK引脚在从模式下。在RXD接收数据
引脚同步输出RXCLK的下降沿。该
asynch /同步
变流器
is
绕过
当
同步模式被选择和数据被发送
以相同的速率，因为它被输入。
并行总线接口
提供了用于控制，选择8个8位寄存器
选择和状态监控。这些寄存器
与AD0 ， AD1 ， AD2和解决
复用地址线（由ALE锁存）和
出现一个控制微处理器为7
连续的存储器位置。六个控制
的寄存器读/写存储器。检测并
ID寄存器是只读的，不能被修改
除了通过调制解调器响应监控
参数。
串行控制模式
串口命令模式允许访问
通过串行73K224控制和状态寄存器
控制端口。在这种模式下， AD0 ， AD1， AD2和
线传递数据提供的寄存器地址
通过在控制AD7 （ DATA ）引脚
RD
和
WR
线。开始读操作时，
该
RD
线被拉低。接下来的8个周期的
EXCLK就会调出8位的
所选地址位置LSB在前。写取
在8位数据移位LSB在前的地方
连续8次EXCLK的。
WR
然后
脉冲低的数据传输到所选择的
寄存器上发生的上升沿
WR 。
DTMF发生器
DTMF发生器控制所述发送的
16标准的DTMF音调对。音调对
发送的是通过选择TRANSMIT DTMF确定
（位D4 ）和TONE的DTMF 4位（ D0 - D3 ）
注册。 DTMF传输声音都将从TXA是
CR0由TRANSMIT选通使能位（位
D1），与所有其他的模拟信号。
3
73K224L
的V.22bis / V.22 / V.21 /贝尔212A /贝尔103
单芯片调制解调器
引脚说明
动力
名字
GND
VDD
VREF
ISET
TYPE
I
I
O
I
描述
系统地。
电源输入，5V -5％ ±10％。旁路0.22 μF和22 μF电容
GND 。
内部产生的参考电压。旁路0.22 μF电容
GND 。
片内电流基准。设置偏置电流的运算放大器。该芯片目前被设定
通过2 MΩ电阻此引脚连接到VDD。伊赛特应绕过到
GND与0.22 μF电容。
并行微处理器接口
ALE
AD0 AD7
CS
I
I / O
/三态
地址锁存使能。 ALE的下降沿锁存AD0 - AD2的地址
和芯片选择上
CS 。
地址/数据总线。这些双向三态复用线进行Infor公司
息，并从内部寄存器。
片选。在这个引脚上的低电平使一个读周期或写周期发生。 AD0
AD7将不被驱动并且没有寄存器将被写入，如果
CS
（锁存）不活动。
CS
被锁定在ALE的下降沿。
输出时钟。该引脚在处理器控制下选择为任
晶体频率（用作处理器时钟）或16×的数据速率，用作
波特率时钟只有QAM / DPSK方式。该引脚默认为晶
频率上电复位。
中断。此开漏/弱上拉，输出信号被用来通知
处理器已经发生了检测标志。处理器必须再读取
检测寄存器，以确定哪个检测触发中断。
INT
会留
有效，直到处理器读取检测寄存器或不完全复位。
阅读。低要求的73K224L内部寄存器的读。数据不能被
输出，除非
RD
和锁存
CS
是活性还是低。
复位。该引脚上的高电平信号将使芯片进入非活动状态。所有
控制寄存器位（ CR0 ， CR1 ， CR2 ， CR3 ，音）将被重置。的输出
CLK引脚将被设置为晶振频率。内部上拉下拉电阻许可证
使用电容到VDD上电复位。
写。在这个低通知73K224L的数据是可用的AD0 - AD7为
写入到内部寄存器中。数据被锁存的上升沿
WR 。
没有数据
写，除非
WR
和锁存
CS
为有效（低电平） 。
I
CLK
O
INT
O
RD
RESET
I
I
WR
I
注意：
串口控制模式可通过将ALE高和提供
CS
低。在此配置中AD7变
DATA和AD0 ， AD1和AD2成为唯一的地址。
4
73K224L
的V.22bis / V.22 / V.21 /贝尔212A /贝尔103
单芯片调制解调器
DTE用户界面
名字
EXCLK
TYPE
I
描述
外部时钟。这个信号用于同步传输时
外部定时选项已被选中。在外部定时模式的崛起
EXCLK的边缘被用于选通可在同步传输数据
TXD引脚。也可用于串行控制接口。
接收时钟。三stateable 。该时钟输出的下降沿相一致
与在接收到的串行数据输出的转换。 RXCLK的上升沿
可用于锁存QAM或DPSK的有效输出数据。 RXCLK将活跃
只要载体是本。
收到的数字数据输出。串口接收数据都可以在这个引脚。该
数据总是在RXCLK时同步模式的上升沿有效。
RXD将输出恒定的标记，如果没有检测到载波。
传输时钟。三stateable 。这个信号用于同步传输到
锁存TXD引脚串行输入数据。数据必须被设置为使得有效数据
可在TXCLK的上升沿。发送时钟源自
不同来源取决于同步模式的选择。在内部
模式中的时钟由内部产生。在外部模式TXCLK是锁相
在外部时钟引脚。在从模式下TXCLK是相位锁定到RXCLK引脚。
TXCLK始终处于活动状态。
传输数字数据输入。串行数据传输是
同步模式中，数据必须在上升有效
时钟。在异步模式下（ 2400/1200/600比特/秒或300
有必要的。 DPSK的数据必须是+ 1 ％ ， 2.5％或+ 2.3％
超速模式。
输入该引脚上。在
在TXCLK的边缘
波特）无时钟是
在扩展-2.5 ％
RXCLK
O/
三态
RXD
O/
弱
引体向上
O/
三态
TXCLK
TXD
I
模拟接口和振荡器
RXA
TXA
XTL1
XTL2
I
O
I
I / O
从电话线接收的调制的模拟信号输入。
传输模拟输出到电话线。
这些引脚的内部晶体振荡器，不需11.0592 MHz的并行
模式的结晶。也需要从这些引脚接地两个电容
正确的水晶操作。请教水晶制造商正确的价值观。 XTL2
也可以驱动从一个外部时钟。
5
QQ：2881677436 复制
