73K222BL
V.22 ， V.21 ，贝尔212A ，贝尔103单芯片
调制解调器，集成混合
2000年4月
描述
该73K222BL是一款高度集成的单芯片
调制解调器IC ，它提供所需的功能
构建一个CCITT V.22 ， V.21 ，贝尔212A和贝尔
103 ，兼容的调制解调器，能够为1200 bit / s的全双工
全双工操作通过拨号线路。该73K222BL
是73K222AL单芯片的增强
调制解调器，它增加了混合挂钩开关控制，
和司机的73K222AL 。在贝尔212A模式下，
73K222BL提供正常的贝尔212A和贝尔
103的功能，并采用了2225 Hz的应答音。
在V.22模式73K222BL无论是生产还是550
1800 Hz的保护音，识别并生成
2100 Hz的应答音，并允许600 bit / s的V.22或
0-300 bit / s的V.21操作。该器件集成
模拟，数字和开关电容阵列
在单个衬底上的功能，将提供优异的
性能和功能高电平
集成在一个32引脚PLCC和44引脚TQFP
封装。它采用单+ 5V电源。
该73K222BL包括DPSK和FSK
调制器/解调器功能，呼叫进程和
握手音监测器和音频发生器
可要求欧洲申请色调。
该器件支持V.22 （除模式v ）和21 V.
的操作模式，允许同步和
异步通信。测试功能，如
模拟环路，数字环路和远端数字环回
被支持。内部图形发生器也
包括用于自测试。
（续）
特点
包括73K222AL单芯片的功能
调制解调器
单芯片CCITT V.22 ， V.21 ，贝尔212A和贝尔
103标准兼容的调制解调器数据泵
在0-300比特/秒（ FSK ）或全双工操作
600和1200位/秒（ DPSK）
片上2线/ 4线混合动力驱动和场外
钩继电器驱动器缓冲区
串行或并行微控制器控制
接口
接口
直
同
标准
微控制器（ 8048 ，典型的80C51 ）
串行端口进行数据传输
同步和异步模式
操作包括V.22延长
超速
呼叫进程，载波，准确的答案音
（2100或2225赫兹） ，和长循环检测
DTMF和550或1800 Hz的保护音
发电机
可用的测试模式： ALB ， DL ， RDL ，马克，
空间，交替位模式
精确的自动增益控制允许45分贝
动态范围
CMOS技术的低功耗
使用60毫瓦@ 5 V
+5 V单电源
框图
OH
数据
公共汽车
卜FF器
DTMF &
音
发电机
FSK
调制器/
解调器
AD0-AD7
8-BIT
公共汽车
为
RD
WR
ALE
CS
RESET
读
写
控制
逻辑
控制
和
状态
数字
处理
PSK
调制器/
解调器
发送
滤波器
接受
滤波器
2W/4W
混合动力
TXA1
TXA2
RXA
INT
状态
和
控制
逻辑
TXD
RXD
串行
PORT
为
数据
测试：
ALB ， DLB
RDLB
图案
时钟
发电机
灵巧
DIALING
＆放大器;
检测
功能
动力
RXCLK
EXCLK
TXCLK
XTL1
XTL2
GND
VREF
VDD
ISET
CLK
73K222BL
V.22 ， V.21 ，贝尔212A ，贝尔103
单芯片调制解调器，集成混合
描述
（续）
该73K222BL被设计为出现在系统
设计师微处理器外围设备，并且将
容易
接口
同
流行
单芯片
微处理器（ 80C51典型值）的控制权
通过其8位复用调制解调功能
地址/数据总线。一个ALE控制线简化
地址解复用。数据通信
是通过仅一个单独的串行端口。
该73K222BL非常适合在任何自由站立使用
或积分制调制解调器产品，其中全
双相1200 bit / s的数据通过通讯2-
线电话交换网是理想的。其高
功能性，低功耗和高效率
包装简化了设计要求和
提高系统的可靠性。一个完整的调制解调器
只需加入电话线接口，
控制微处理器和RS- 232电平
转换为一个典型系统。
该73K222BL是TDK Semiconductor公司的一部分
K系列家族的单芯片调制解调器产品。
这些设备允许系统进行配置
更高的速度和贝尔或CCITT操作只
单一组分的变化。
功能说明
混合动力和继电器驱动器
为了使设计更符合成本效益和空间
效率高， 73K222BL包括2线至4线
混合动力具有足够的驱动器直接连接到
电信耦合变压器。另外，关
钩继电器驱动器40 mA驱动能力也
列入允许使用通常可用的的
机械电信继电器。
异步模式
对于DPSK方式的数据传输要求
数据最终以同步传输
时尚。该73K222BL包括异步/同步和
同步/异步转换器，删除或插入停止
为了位到± 0.01 ％的速度范围内传输数据。在
串行数据来自异步模式
TXD引脚为异步/同步转换器。该
异步/同步转换器可以接受提供的数据
在TXD引脚通常必须是1200或600
比特/秒+ 1.0 ％ -2.5 ％ 。该转换器就会插入或
为了删除停止位，以输出一个信号，它是
1200或600比特/秒± 0.01 ％（± 0.01％是必需的
同步数据准确率） 。
从异步/同步串行数据流
转换器通过数据扰码器通过与
到模拟调制器。数据加扰器可以
在当处理器控制被绕过
加密前的数据必须被发送。该
异步/同步转换器和数据加扰器是
绕过所有的FSK模式。如果串行输入数据
包含一个中断信号通过一个字符
（包括启动和停止位），突破将是
延长到至少2个
N + 3位长（其中N是
发送的比特/字符）数。
2
73K222BL
V.22 ， V.21 ，贝尔212A ，贝尔103
单芯片调制解调器，集成混合
从解调器的串行数据首先被传递
通过数据解扰码器，然后通过
同步/异步
转换器。
该
同步/异步
转换器将重新插入任何被删除的站位，
在帧内字符速率传送输出数据（位用于─
不超过1219比特/秒的比特定时） 。传入
突破信号（低通两个字符）会
通过没有正确插入一个停止位。
同步/异步转换器还具有一个扩展
超速模式，它允许一个选择
超速范围为+ 1％ + 2.3％。在
扩展超速模式，停止位为输出
7/8的正常宽度。
同步模式
CCITT的V.22标准定义同步
操作在600和1200位/秒。贝尔212A
标准只定义了在同步操作
1200比特/秒。操作是类似的
所不同的是数据必须是异步模式
同步到一个提供时钟，并在没有变化
数据传输率是可允许的。串行输入数据
出现在TXD必须是有效的上升沿
TXCLK 。
TXCLK是内部内部派生的信号
模式并在内部被连接到RXCLK销
在从机模式。接收数据的RXD引脚
同步输出RXCLK的下降沿。该
ASYNCH /同步转换器旁路时
同步模式被选择和数据是
发射出去以相同的速率，因为它被输入。
DPSK调制/解调器
该73K222BL调制的串行比特流转换为
是由四种可能代表二位对
规定由贝尔212A或V.22相移
标准。然后将基带信号进行滤波，以
减少对限带符号间干扰
两线电话线。发生传输采用
无论是1200赫兹（来源模式）或2400 Hz的载流子
（应答模式） 。解调的反向
调制过程中，随着输入模拟信号
最终解码成二位，改回
为串行比特流。该解调器还恢复
将其编码成模拟信号的时钟
在调制。解调时使用两种
1200 Hz的载体（应答模式或ALB起源
模式）或2400 Hz的载体（发起模式或ALB
应答模式） 。该设备使用一个锁相环
最佳相干解调技术
接收机的性能。
FSK调制/解调器
FSK调制器产生一个频率
使用两个分立的调制的模拟输出信号
频率来表示二进制数据。在贝尔103 ，
1270和1070赫兹的频率标准
（起源，标记和空格） ，或2225年至2025年赫兹
（答案，标记和空间）的使用。 V.21模式
使用980和1180赫兹（起源，标记和空间） ，
或1650和1850Hz （答案，标记和空间） 。
解调涉及检测接收到的
频率和解码成相应的
二进制
值。
该
率
变流器
和
加扰/解扰器被绕过的贝尔103
或V.21模式。
带通滤波器和均衡器
高，低带通滤波器被包括以塑造
发射的振幅和相位响应和
接收信号，并提供折衷延迟
均衡和在抑制频带外的信号的
的接收信道。振幅和相位
均衡是必需的，以补偿
传输线路和失真减少
在符号间干扰带限接收
信号。该发送信号的滤波近似于
凸起余弦频率的75％平方根
响应特性。
AGC
该自动增益控制维持信号电平
在输入到该解调器是恒定
要在1分贝。它纠正了快速的增长
信号，该信号会引起削波，并提供一个
的> 45分贝总接收机的动态范围。
（续）
3
73K222BL
V.22 ， V.21 ，贝尔212A ，贝尔103
单芯片调制解调器，集成混合
功能说明
（续）
并行总线接口
提供了用于控制，选择4个8位寄存器
选择和状态监控。这些寄存器
与AD0 ， AD1 ， AD2和复用寻址
地址线（由ALE锁存）和出现于控制
微处理器为四个连续的存储单元。
两个控制寄存器和音寄存器的
读/写存储器。该检测寄存器是只读的，
不能，除非通过调制解调器响应进行修改
监测的参数。
特殊信号检测电路
特殊检测电路监测所接收到的
模拟信号，以确定载波的状态或存在
呼叫进程音，应答音及接收弱
信号（长循环条件） 。未加扰标志
也检测到请求信号时，所接收的数据
出解扰器前的DPSK解调器
一直居高不下的165.5毫秒± 6.5 ms最小。该
适当的检测寄存器位被设置时，这些中的一个
条件的变化，并将一个中断所有生成
目的除了长的循环。该中断被禁止
当使能中断位被设置为0 （屏蔽） 。
DTMF发生器
DTMF发生器将输出的16标准的一
音对由一个4位的二进制值和TX确定
DTMF模式位之前加载到寄存器基调。
当DTMF模式为基调的产生开始
使用色调寄存器和发送使能所选
（ CR0的位D1 ）变化为0 1 。
4
73K222BL
V.22 ， V.21 ，贝尔212A ，贝尔103
单芯片调制解调器，集成混合
引脚说明
动力
名字
GND
VDD
VREF
ISET
针
1
16
31
28
TYPE
I
I
O
I
描述
系统接地
电源输入端， 5伏±10％。绕道0.1和22 μF电容
GND 。
内部产生的参考电压。旁路与0.1 μF电容
到地面。
片内电流基准。设置偏置电流的运算放大器。该芯片目前是
通过一个2 MΩ电阻此引脚连接到VDD设置。 ISET应
旁路到GND与0.1 μF电容。
并行控制接口
ALE
AD0-AD7
CS
13
5-12
23
I
I / O
三态
I
地址锁存使能。 ALE的下降沿锁存地址
AD0 - AD2和芯片上的选择
CS
.
地址/数据总线。这些双向三态多路线传送
信息，并从内部寄存器。
片选。在ALE的下降沿在这个引脚上的低电平使读
周期或写周期发生。 AD0 - AD7将不被驱动，并没有
寄存器将被写入，如果
CS
（锁存）不活动。状态
CS
is
锁定在ALE的下降沿。
输出时钟。该引脚可选择在处理器控制下将任
晶体频率（用作处理器时钟）或16倍的数据
率用作唯一的DPSK模式的波特率时钟。该引脚默认
晶体频率复位。
中断。此开路漏极输出信号被用来通知处理器
已经出现了检测标志。处理器必须然后读取检测
寄存器以确定哪个检测触发中断。
INT
会留低
直到处理器读取检测寄存器或不完全复位。
阅读。低要求的73K222BL内部寄存器的读。数据
无法输出，除非
RD
和锁存
CS
是活性还是低。
复位。该引脚上的高电平信号将使芯片进入非活动
状态。所有控制寄存器位（ CR0 ， CR1 ，音）将被重置。输出
CLK引脚上的将被设置到该晶体的频率。内部下拉
使用一个电容器连接到VDD的电阻允许上电复位。
CLK
2
O
INT
20
O
RD
15
30
I
I /带
下拉
RESET
5
73K224BL
的V.22bis ， V.22 ， V.21 ，贝尔212A ， 103
单芯片调制解调器瓦特/综合
混合动力
简化系统集成
数据表
描述
该73K224BL是一款高度集成的单芯片
调制解调器IC ，它提供所需的功能
构建的V.22bis兼容的调制解调器，能够
2400 bit / s的全双工运行在拨号线路。该
73K224BL是73K224L的增强单
芯片调制解调器，它增加了混合动力叉簧
控制，并驱动到73K224L 。该73K224BL
集成模拟，数字和开关电容
在单芯片上阵列功能，提供优异的
性能和功能集成的高水平
在一个32引脚PLCC封装。
该73K224BL从单一+5 V电源工作
低功耗。
该73K224BL被设计为出现在系统
设计师微处理器外围设备，并且将
与流行的单芯片轻松连接微
处理器（ 80C51典型值）的调制解调器控制
通过其8位复用的地址/数据功能
巴士或通过一个可选的串行控制总线。一个ALE
控制简化了地址解复用。数据
通信通常是通过一个单独的发生
串行端口。
（续）
特点
包括73K224L单芯片的功能
调制解调器
片上2线/ 4线混合动力驱动和关闭
钩继电器驱动器缓冲区
单芯片多模的V.22bis / V.22 / V.21和
贝尔212A / 103兼容的调制解调器数据泵
频移键控（300位/秒） ， DPSK （600 ， 1200位/秒） ，或
QAM（ 2400位/秒）的编码
软件与其他TERIDIAN兼容
半导体K系列单芯片调制解调器
接口直接与标准
处理器（ 80C51典型值）
并行或串行总线，用于控制
可选
国内
缓冲/ debuffer
加扰/解扰功能
和
MICRO-
所有的异步和同步操作
模式（内部，外部，从站）
（续）
框图
DTMF ，
答案，
GUARD &
调用
音
发电机
FSK
调制器
OH
卜FF器
SCRAMBLER
DI- BIT /
QUAD- BIT
编码器
8-BIT
P
公共汽车
接口
FIR
脉冲
整形
QAM /
DPSK
调制器
滤波器
均衡器
滤波器
衰减器
TXA1
2W/4W
混合动力
DI- BIT /
QUAD- BIT
解码器
数字
信号
处理器
接受
功能
滤波器
TXA2
RXA
DEBUFFER
解密器
A / D
均衡器
滤波器
滤波器
固定
解调器
AGC
TXD
RXD
串行
接口
收益
BOOST
音
发现
页： 1的33
2005年， 2008 Teridian半导体公司
修订版7.1
73K224BL
的V.22bis ， V.22 ， V.21 ，贝尔212A ， 103
单芯片调制解调器瓦特/集成混合
数据表
描述
（待续
)
该73K224BL是引脚和软件兼容
用的73K222BL ，使系统升级
单组分的变化。
该73K224BL被设计为一个完整的V.22bis
兼容的调制解调器芯片。完整的调制解调器
只需加入电话线接口，
控制微处理器和RS- 232电平
转换为一个典型系统。许多功能都
包括简化执行典型的调制解调器
设计。除了基本的2400比特/秒的QAM ，
600/1200 bit / s的DPSK和300 bit / s的FSK
调制器/解调器部分，该装置还
包括
同步/ asynch
转换器
加扰/解扰器，呼叫进程音检测，
DTMF音调发生器功能和握手
模式检测。测试功能，如模拟环路，
数字环路和远端数字环回是
支持。内部图形发生器也
包括用于自测试。
特点
（续）
自适应均衡以获得最佳perform-
ANCE在所有线路
可编程传输衰减（16 dB时，
1dB步长） ，可选择接收升压（ 18分贝）
通话
进步，
载体，
回答
音，
扰频标志，S1和信号质量
MONITORS
DTMF ，回答和保护音调发生器
可用的测试模式： ALB ， DL ， RDL ，马克，
空间，交替位， S1模式生成
检测
CMOS技术的低功耗
（通常为100 mW @ 5 V ），具有掉电
模式（ 15毫瓦@ 5V）
TTL和CMOS兼容输入和输出
功能说明
混合动力和继电器驱动器
为了使设计更符合成本效益和空间
效率高， 73K224BL包括2线至4线
混合动力具有足够的驱动器直接连接到
电信耦合变压器。此外，一摘机
继电器驱动器在30mA驱动能力也包括在内
允许使用常用的机械
电信继电器。
QAM调制器/解调器
该73K224BL编码输入数据到四比特
通过与特定的16种可能的信号点来表示
相位和幅度电平。基带信号是
然后过滤，以减少符号间干扰
带宽限制网络电话。调制器
发送使用一个1200赫兹这个编码数据
（来源模式）或2400赫兹（应答模式）的载体。
所述解调器中，虽然更复杂，基本上
逆转这一过程，同时恢复数据
从输入信号中的时钟。自适应均衡
校正不同线路条件自动
改变滤波器的参数，以补偿线路
的特点。
DPSK调制/解调器
该73K224BL调制的串行比特流转换为二位
是由四种可能的相位表示对
第2页33
班规定的贝尔212A / V.22
标准。然后将基带信号进行滤波，以
减少对限带符号间干扰
2线PSTN线路。传输发生在任一
1200赫兹（来源模式）或2400 Hz的载流子
（应答模式） 。解调的反向
该调制过程中，随着输入模拟
最终信号解码成二位，
转换回串行比特流。该
解调器还恢复的时钟，这是
编码成调制时的模拟信号。
解调时使用一个1200赫兹
载体（应答模式或ALB起源模式）或
2400 Hz的载流子（源于模式或ALB答案
模式）。自适应均衡中也使用
DPSK模式，以获得最佳的操作有不同
线路条件。
FSK调制/解调器
FSK调制器产生一个频率
使用两个分立的调制的模拟输出信号
频率来表示二进制数据。贝尔
1270和1070 Hz的103标准频率
功能说明
（续）
（来源标记和空格）， 2225年至2025年赫兹
（应答标记和空格）被使用时，这
模式被选择。 V.21模式使用980和1180
赫兹（起源，标记和空间），或者1650年和1850年
修订版7.1
2005年， 2008 Teridian半导体公司
73K224BL
的V.22bis ， V.22 ， V.21 ，贝尔212A ， 103
单芯片调制解调器瓦特/集成混合
数据表
赫兹（答案，标记和空间） 。解调涉及
检测接收到的频率，并进行解码，从而
成相应的二进制值。率转换器
和
加扰/解扰器
是
自动
绕过在FSK模式。
带通滤波器和均衡器
高，低带通滤波器被包括以塑造
发射的振幅和相位响应和
接收信号，并提供折衷延迟
均衡和抑制频带外的信号。
振幅和相位均衡所必需的
补偿传输线路的失真和
以减少在有限频带间干扰
接收信号。该发送信号的滤波
对应于凸起余弦的75％平方根
频率响应特性。
异步模式
异步模式被用于通信
异步终端可沟通
在600,1200 ，或2400比特/秒的+ 1 ％ ， 2.5％ ，即使
调制解调器的输出被限制为标称比特率± 0.01 ％
在DPSK和QAM模式。当在此发送
模式上TXD输入的串行数据被传递
通过率转换器，插入或删除站
位串行比特流，以输出一个信号
即标称比特率± 0.01 ％。这个信号然后
路由到一个数据加扰器和转换为模拟
调制器，其中的四比特/二位的编码结果，在
输出信号。两者换算器和扰码器
可以绕过握手，并同步
操作为选中状态。接收到的数据在被处理
除了速率转换器现在起到类似的方式
重新插入任何已删除停止位和输出数据到
终端在不超过比特率加1％以上。一
进来的中断信号（低电平通过两个字符）
可以通过不正确插入停止
位。
同步/ asynch转换器还具有一个延伸
超速模式，它允许一个输出的选择
超速范围为+ 1％ + 2.3％。在
扩展超速模式，停止位在7/8输出
TXCLK的上升沿的正常宽度。
两个同步/ asynch率转换器和数据
解密器是在自动旁路
FSK模式。
同步模式
同步操作是可能只在
QAM或DPSK方式。操作类似于
所不同的是数据必须的异步模式的
被同步到一个提供时钟，并没有
变化的数据传输率是可允许的。串行
出现在TXD输入数据必须是有效的
上升TXCLK的边缘。
TXCLK是内部派生的1200或2400赫兹
信号在内部模式和内部连接
在从机模式的RXCLK引脚。在接收数据
RXD引脚同步输出的下降沿
RXCLK 。该asynch /同步转换器旁路
在同步模式选择和数据
以同样的速度，因为它是输入传输。
并行总线控制接口模式
提供了用于控制，选择8个8位寄存器
选择和状态监控。这些寄存器
与AD0 ， AD1 ， AD2和解决
复用地址线（由ALE锁存）和
出现一个控制微处理器为7
连续的存储器位置。六个控制
的寄存器读/写存储器。检测并
ID寄存器是只读的，不能被修改
除了通过调制解调器响应监控
参数。
第3页： 33
2005年， 2008 Teridian半导体公司
修订版7.1
73K224BL
的V.22bis ， V.22 ， V.21 ，贝尔212A ， 103
单芯片调制解调器瓦特/集成混合
数据表
串行控制接口模式
串口命令模式允许访问
通过串行73K224BL控制和状态寄存器
控制端口。在这种模式下， AD0 ， AD1， AD2和线
对于通过所传递的数据提供的寄存器地址
在RD和WR控制AD7 （ DATA）引脚。
在拍摄RD线时，开始读操作
低。接下来的8个周期EXCLK会再换乘
输出8位数据所选择的地址位置的LSB的
第一。写发生在8位数据移位
LSB首先为EXCLK八个连续周期。 WR是
然后低脉冲和数据传送到所选择的
寄存器发生在WR的上升沿。
DTMF发生器
DTMF发生器控制所述发送的
16标准的DTMF音调对。发送的语气对
是通过选择发送的DTMF （比特D4）确定，并且
的音寄存器中的4位DTMF （ D0 - D3 ） 。
从TXA DTMF单音传输是由门控
发送使能CR0 （位D1）位与所有其他
模拟信号。
第4页： 33
2005年， 2008 Teridian半导体公司
修订版7.1
73K224BL
的V.22bis ， V.22 ， V.21 ，贝尔212A ， 103
单芯片调制解调器瓦特/集成混合
数据表
引脚说明
动力
名字
GND
VDD
VREF
ISET
针
1
16
31
28
TYPE
I
I
O
I
描述
系统接地
电源输入，5V ± 10 ％ （ 73K224BL ） 。旁路0.1
22 μF的电容到GND 。
内部产生的参考电压。绕道0.1 μF
电容到地。
片内电流基准。设置偏置电流的运算放大器。该芯片
电流是通过一个连接此引脚连接到VDD设置
2 MΩ电阻。 ISET应绕过来GND用
0.1 μF电容。
并行微处理器控制接口模式
ALE
AD0-AD7
CS
13
5-12
23
I
I / O
I
地址锁存使能： ALE的下降沿锁存
解决的AD0 - AD2和芯片上的选择
CS 。
地址/数据总线：这些双向三态复
线传送信息，并从内部寄存器。
片选：低这个引脚ALE的下降沿时
允许一个读周期或写周期发生。 AD0 - AD7不会
驱动，没有寄存器将被写入，如果
CS
（锁存）不活动。
状态
CS
被锁定在ALE的下降沿。
输出时钟：此引脚是在处理器控制下可选择
为任一所述的晶体频率（用作处理器时钟）或
16倍的数据速率用作DPSK的波特率时钟
模式而已。该引脚默认为晶振频率复位。
中断：此开路漏极输出信号用于通知所述
处理器已经发生了检测标志。处理器必须
然后读取检测寄存器，以确定哪些检测触发
该中断。
INT
将保持低电平，直到处理器读取检测
注册或不完全复位。
阅读：低要求的73K224BL内部寄存器的读。
数据无法输出，除非
RD
和锁存
CS
是
活性或低。
RESET ：该引脚上的高电平信号将使芯片进入一个
无效状态。所有控制寄存器位（ CR0 ， CR1 ，音）会
复位。在CLK引脚的输出将被设置为在晶体
频率。内部下拉电阻允许上电复位
使用一个电容器连接到VDD。
CLK
2
O
INT
20
O
RD
15
I
RESET
30
I
第5页： 33
2005年， 2008 Teridian半导体公司
修订版7.1
73K224BL
的V.22bis / V.22 / V.21 /贝尔212A / 103
单芯片调制解调器瓦特/集成混合
2000年4月
描述
该73K224BL是一款高度集成的单芯片
调制解调器IC ，它提供所需的功能
构建的V.22bis兼容的调制解调器，能够
2400 bit / s的全双工运行在拨号线路。
该73K224BL是73K224L的增强
单芯片调制解调器，它增加了混合动力钩
开关控制，并驱动到73K224L 。该
73K224BL集成模拟，数字和开关式
在单个芯片上电容器阵列的功能，提供
优良的性能和功能性高水平
集成在一个32引脚PLCC和44引脚TQFP
封装。
该73K224BL从+5 V单电源供电
为低功耗。
该73K224BL被设计为出现在系统
设计师微处理器外围设备，并且将
与流行的单芯片轻松连接微
处理器（ 80C51典型值）的调制解调器控制
通过其8位复用的地址/数据功能
巴士或通过一个可选的串行控制总线。一个ALE
控制简化了地址解复用。数据
通信通常是通过一个单独的发生
串行端口。
（续）
特点
包括73K224L单芯片的功能
调制解调器
片上2线/ 4线混合动力驱动和关闭
钩继电器驱动器缓冲区
单芯片多模的V.22bis / V.22 / V.21和
贝尔212A / 103兼容的调制解调器数据泵
频移键控（300位/秒） ， DPSK （600 ， 1200位/秒） ，或
QAM（ 2400位/秒）的编码
软件与其他兼容TDK
半导体K系列单芯片调制解调器
接口直接与标准
处理器（ 80C51典型值）
并行或串行总线，用于控制
可选的内部缓冲/ debuffer
加扰/解扰功能
和
MICRO-
所有
异步
和
同步
工作模式（内部，外部，从站）
（续）
框图
DTMF ，
答案，
GUARD &
调用
音
发电机
FSK
调制器
OH
卜FF器
SCRAMBLER
DI- BIT /
QUAD- BIT
编码器
FIR
脉冲
整形
QAM /
DPSK
调制器
均衡器
滤波器
滤波器
8-BIT
P
公共汽车
接口
滤波器
A / D
均衡器
滤波器
衰减器
TXA1
2W/4W
混合动力
DEBUFFER
解密器
DI- BIT /
QUAD- BIT
解码器
数字
信号
处理器
接受
功能
TXA2
RXA
滤波器
固定
解调器
AGC
收益
BOOST
TXD
RXD
串行
接口
音
发现
73K224BL
的V.22bis / V.22 / V.21 /贝尔212A / 103
单芯片调制解调器瓦特/集成混合
描述
（待续
)
该73K224BL是引脚和软件兼容
用的73K222BL ，使系统升级
单组分的变化。
该73K224BL被设计为一个完整
的V.22bis一个芯片上兼容的调制解调器。该
完整的调制解调器仅需要加入的
电话线路接口，一个控制微处理器，并
的RS- 232电平转换为一个典型的系统。许多
功能都包括在内，以简化执行
典型的调制解调器设计。除了基本的
2400 bit / s的QAM ， 600/1200 bit / s的DPSK和300
比特/秒的频移键控调制器/解调器部分，所述
设备还包括同步/ asynch转换器，
加扰/解扰器，呼叫进程音检测，
DTMF音调发生器功能和握手
模式检测。测试功能，如模拟
回路，数字环路和远端数字环回是
支持。内部图形发生器也
包括用于自测试。
特点
（续）
自适应均衡以获得最佳perform-
ANCE在所有线路
可编程传输衰减（16 dB时，
1dB步长） ，可选择接收升压（ +18
分贝）
呼叫进程，载波，应答音，
扰频标志，S1和信号质量
MONITORS
DTMF ，回答和保护音调发生器
可用的测试模式： ALB ， DL ， RDL ，马克，
空间，交替位， S1模式生成
检测
CMOS
技术
为
低
动力
消耗（典型值为100毫瓦@ 5V）与
掉电模式（ 15毫瓦@ 5V）
TTL和CMOS兼容输入和
输出
功能说明
混合动力和继电器驱动器
为了使设计更符合成本效益和空间
效率高， 73K224BL包括2线至4-
线混合有足够的驱动器直接连接
对电信耦合变压器。此外，
摘机继电器驱动器在30mA驱动能力
也包括在内，以允许使用的常用
可用机械电信继电器。
QAM调制器/解调器
该73K224BL编码输入数据到四核
通过具有16个可能的信号点表示的位
特定相位和幅度电平。该基线
然后带信号进行滤波，以减小符号间
在限带电话的干扰
网络。该调制器发送该编码
无论是使用数据的1200赫兹（来源模式）或
2400赫兹（应答模式）的载体。该解调器，
虽然比较复杂，基本上扭转了这一
过程，同时也恢复数据时钟
从输入信号。自适应均衡
纠正了
对于不同的行
条件
by
自动改变滤波器参数，以
补偿线路特性。
DPSK调制/解调器
该73K224BL调制的串行比特流转换为
是由四种可能代表二位对
规定由贝尔212A / V.22相移
标准。然后将基带信号进行滤波，以
减少对限带符号间干扰
2线PSTN线路。传输发生在任一
1200赫兹（来源模式）或2400 Hz的载流子
（应答模式） 。解调的反向
该调制过程中，随着输入模拟
最终信号解码成二位，
转换回串行比特流。该
解调器还恢复这是钟
编码成调制时的模拟信号。
解调时使用一个1200赫兹
载体（应答模式或ALB起源模式）或
2400 Hz的载流子（源于模式或ALB答案
模式）。自适应均衡中也使用
DPSK模式，以获得最佳的操作有不同
线路条件。
FSK调制/解调器
FSK调制器产生一个频率
使用两个分立的调制的模拟输出信号
频率来表示二进制数据。贝尔
1270和1070 Hz的103标准频率
2
73K224BL
的V.22bis / V.22 / V.21 /贝尔212A / 103
单芯片调制解调器瓦特/集成混合
功能说明
（续）
（来源标记和空格）， 2225年至2025年赫兹
（应答标记和空格）被使用时，这
模式被选择。 V.21模式使用980和1180
赫兹（起源，标记和空间），或者1650年和1850年
赫兹（答案，标记和空间） 。解调
涉及检测接收频率和
它们解码成相应的二进制值。
率转换器和扰码器/解扰器是
自动旁路在FSK模式。
带通滤波器和均衡器
高，低带通滤波器被包括以塑造
发射的振幅和相位响应和
接收信号，并提供折衷延迟
均衡和抑制频带外的信号。
振幅和相位均衡是必需的
以补偿传输的失真
线，并减少了码间干扰
限带接收信号。该发送信号
滤波对应于75％的平方根
凸起余弦频率响应特性。
异步模式
异步模式被用于通信
同
异步
码头
哪
五月
在600,1200通信，或2400比特/秒的+ 1 ％ ， -
即使该调制解调器的输出被限制为2.5％
标称比特率中的DPSK和QAM ± 0.01 ％
模式。当以这种方式发送该串行
上TXD输入的数据通过速率传递
转换器插入或删除的停止位
为了串行比特流，以输出一个信号，该信号
标称比特率± 0.01 ％ 。这个信号然后
路由到一个数据加扰器和转换为模拟
调制器，其中四比特/二位编码的结果
的输出信号。二者的速率转换器和
加扰器可以绕过握手，并
为选定的同步操作。接收到的数据
以类似的方式进行处理，只是在速度
现在转换器的作用是重新插入删除任何停止位
并在不大于输出数据到终端
比特率加1％ 。传入的中断信号（低
通过两个字符）将传递
没有正确插入一个停止位。
同步/ asynch转换器还具有一个延伸
超速模式，允许输出的选择
超速范围为+ 1％ + 2.3％。在
扩展超速模式，停止位在7/8输出
TXCLK的上升沿的正常宽度。
两个同步/ asynch率转换器和数据
解密器是在自动旁路
FSK模式。
同步模式
同步操作是可能只在
QAM或DPSK方式。操作类似于
所不同的是数据必须的异步模式的
被同步到一个提供时钟，并没有
变化的数据传输率是可允许的。串行
出现在TXD输入数据必须是有效的
上升TXCLK的边缘。
TXCLK是内部派生的1200或2400赫兹
信号在内部模式和内部连接
在从机模式的RXCLK引脚。在接收数据
RXD引脚同步输出的下降沿
RXCLK 。该asynch /同步转换器旁路
在同步模式选择和数据
以同样的速度，因为它是输入传输。
并行总线控制接口模式
提供了用于控制，选择8个8位寄存器
选择和状态监控。这些寄存器
与AD0 ， AD1 ， AD2和解决
复用地址线（由ALE锁存）和
出现一个控制微处理器为7
连续的存储器位置。六个控制
的寄存器读/写存储器。检测并
ID寄存器是只读的，不能被修改
除了通过调制解调器响应监控
参数。
3
73K224BL
的V.22bis / V.22 / V.21 /贝尔212A / 103
单芯片调制解调器瓦特/集成混合
串行控制接口模式
串口命令模式允许访问
通过串行73K224BL控制和状态寄存器
控制端口。在这种模式下， AD0 ， AD1， AD2和
线传递数据提供的寄存器地址
通过下的控制AD7 （ DATA ）引脚
RD和WR线。开始读操作
当RD线被拉低。接下来的8
EXCLK周期就会调出8位
所选地址位置LSB在前。写
通过在数据的8位LSB的转变发生
首先为EXCLK八个连续周期。 WR是
然后低脉冲和数据传送到所选择的
寄存器发生在WR的上升沿。
DTMF发生器
DTMF发生器控制所述发送的
16标准的DTMF音调对。音调对
发送的选择发送DTMF确定（位
D4 ）和音频的DTMF 4位（ D0 - D3 ）
注册。 DTMF的传输距离TXA色调
由发送选通使CR0的位（位D1）的
与所有其他的模拟信号。
4
73K224BL
的V.22bis / V.22 / V.21 /贝尔212A / 103
单芯片调制解调器瓦特/集成混合
引脚说明
动力
名字
GND
VDD
VREF
ISET
针
1
16
31
28
TYPE
I
I
O
I
描述
系统接地
电源输入，5V ± 10 ％ （ 73K224BL ） 。旁路0.1
和22 μF的电容到GND 。
内部产生的参考电压。带旁路
0.1 μF电容到地。
片内电流基准。设置偏置电流的运算放大器。该
片上电流通过连接该引脚连接到VDD设置
2 MΩ电阻。 ISET应绕过来GND用
0.1 μF电容。
并行微处理器控制接口模式
ALE
AD0-AD7
13
5-12
I
I / O
地址锁存使能： ALE锁存器的下降沿
上AD0 - AD2的地址和芯片选择上
CS
.
地址/数据总线：这些双向三态
复用线传送的信息，并从内部
寄存器。
片选：低该引脚上的下降沿时
ALE允许一个读周期或写周期发生。 AD0 - AD7
将不被驱动，并没有寄存器将被写入，如果
CS
（锁存）不活动。状态
CS
被锁在
ALE下降的边缘。
输出时钟：该引脚是在处理器选择
控制为任意的晶体频率（用作
处理器时钟）或16倍的数据速率用作波特
在DPSK速率时钟只有模式。该引脚默认为
晶振频率上电复位。
中断：此开路漏极输出信号用于通知
已发生的检测标志的处理器。处理器
必须然后读取检测寄存器，以确定哪些检测
触发中断。
INT
将保持低电平，直到处理器
读取检测寄存器或不完全复位。
阅读：低请求73K224BL内部的读
寄存器。数据无法输出，除非
RD
和
LATCHED
CS
是活性还是低。
RESET ：该引脚上的高电平信号将使芯片进入
非活动状态。所有控制寄存器位（ CR0 ， CR1 ，音）
将被复位。在CLK引脚的输出将被设置为
晶振频率。内部下拉电阻证
用一个电容， VDD上电复位。
CS
23
I
CLK
2
O
INT
20
O
RD
15
I
RESET
30
I
5
73K224BL
的V.22bis / V.22 / V.21 /贝尔212A / 103
单芯片调制解调器瓦特/集成混合
2000年4月
描述
该73K224BL是一款高度集成的单芯片
调制解调器IC ，它提供所需的功能
构建的V.22bis兼容的调制解调器，能够
2400 bit / s的全双工运行在拨号线路。
该73K224BL是73K224L的增强
单芯片调制解调器，它增加了混合动力钩
开关控制，并驱动到73K224L 。该
73K224BL集成模拟，数字和开关式
在单个芯片上电容器阵列的功能，提供
优良的性能和功能性高水平
集成在一个32引脚PLCC和44引脚TQFP
封装。
该73K224BL从+5 V单电源供电
为低功耗。
该73K224BL被设计为出现在系统
设计师微处理器外围设备，并且将
与流行的单芯片轻松连接微
处理器（ 80C51典型值）的调制解调器控制
通过其8位复用的地址/数据功能
巴士或通过一个可选的串行控制总线。一个ALE
控制简化了地址解复用。数据
通信通常是通过一个单独的发生
串行端口。
（续）
特点
包括73K224L单芯片的功能
调制解调器
片上2线/ 4线混合动力驱动和关闭
钩继电器驱动器缓冲区
单芯片多模的V.22bis / V.22 / V.21和
贝尔212A / 103兼容的调制解调器数据泵
频移键控（300位/秒） ， DPSK （600 ， 1200位/秒） ，或
QAM（ 2400位/秒）的编码
软件与其他兼容TDK
半导体K系列单芯片调制解调器
接口直接与标准
处理器（ 80C51典型值）
并行或串行总线，用于控制
可选的内部缓冲/ debuffer
加扰/解扰功能
和
MICRO-
所有
异步
和
同步
工作模式（内部，外部，从站）
（续）
框图
DTMF ，
答案，
GUARD &
调用
音
发电机
FSK
调制器
OH
卜FF器
SCRAMBLER
DI- BIT /
QUAD- BIT
编码器
FIR
脉冲
整形
QAM /
DPSK
调制器
均衡器
滤波器
滤波器
8-BIT
P
公共汽车
接口
滤波器
A / D
均衡器
滤波器
衰减器
TXA1
2W/4W
混合动力
DEBUFFER
解密器
DI- BIT /
QUAD- BIT
解码器
数字
信号
处理器
接受
功能
TXA2
RXA
滤波器
固定
解调器
AGC
收益
BOOST
TXD
RXD
串行
接口
音
发现
73K224BL
的V.22bis / V.22 / V.21 /贝尔212A / 103
单芯片调制解调器瓦特/集成混合
描述
（待续
)
该73K224BL是引脚和软件兼容
用的73K222BL ，使系统升级
单组分的变化。
该73K224BL被设计为一个完整
的V.22bis一个芯片上兼容的调制解调器。该
完整的调制解调器仅需要加入的
电话线路接口，一个控制微处理器，并
的RS- 232电平转换为一个典型的系统。许多
功能都包括在内，以简化执行
典型的调制解调器设计。除了基本的
2400 bit / s的QAM ， 600/1200 bit / s的DPSK和300
比特/秒的频移键控调制器/解调器部分，所述
设备还包括同步/ asynch转换器，
加扰/解扰器，呼叫进程音检测，
DTMF音调发生器功能和握手
模式检测。测试功能，如模拟
回路，数字环路和远端数字环回是
支持。内部图形发生器也
包括用于自测试。
特点
（续）
自适应均衡以获得最佳perform-
ANCE在所有线路
可编程传输衰减（16 dB时，
1dB步长） ，可选择接收升压（ +18
分贝）
呼叫进程，载波，应答音，
扰频标志，S1和信号质量
MONITORS
DTMF ，回答和保护音调发生器
可用的测试模式： ALB ， DL ， RDL ，马克，
空间，交替位， S1模式生成
检测
CMOS
技术
为
低
动力
消耗（典型值为100毫瓦@ 5V）与
掉电模式（ 15毫瓦@ 5V）
TTL和CMOS兼容输入和
输出
功能说明
混合动力和继电器驱动器
为了使设计更符合成本效益和空间
效率高， 73K224BL包括2线至4-
线混合有足够的驱动器直接连接
对电信耦合变压器。此外，
摘机继电器驱动器在30mA驱动能力
也包括在内，以允许使用的常用
可用机械电信继电器。
QAM调制器/解调器
该73K224BL编码输入数据到四核
通过具有16个可能的信号点表示的位
特定相位和幅度电平。该基线
然后带信号进行滤波，以减小符号间
在限带电话的干扰
网络。该调制器发送该编码
无论是使用数据的1200赫兹（来源模式）或
2400赫兹（应答模式）的载体。该解调器，
虽然比较复杂，基本上扭转了这一
过程，同时也恢复数据时钟
从输入信号。自适应均衡
纠正了
对于不同的行
条件
by
自动改变滤波器参数，以
补偿线路特性。
DPSK调制/解调器
该73K224BL调制的串行比特流转换为
是由四种可能代表二位对
规定由贝尔212A / V.22相移
标准。然后将基带信号进行滤波，以
减少对限带符号间干扰
2线PSTN线路。传输发生在任一
1200赫兹（来源模式）或2400 Hz的载流子
（应答模式） 。解调的反向
该调制过程中，随着输入模拟
最终信号解码成二位，
转换回串行比特流。该
解调器还恢复这是钟
编码成调制时的模拟信号。
解调时使用一个1200赫兹
载体（应答模式或ALB起源模式）或
2400 Hz的载流子（源于模式或ALB答案
模式）。自适应均衡中也使用
DPSK模式，以获得最佳的操作有不同
线路条件。
FSK调制/解调器
FSK调制器产生一个频率
使用两个分立的调制的模拟输出信号
频率来表示二进制数据。贝尔
1270和1070 Hz的103标准频率
2
73K224BL
的V.22bis / V.22 / V.21 /贝尔212A / 103
单芯片调制解调器瓦特/集成混合
功能说明
（续）
（来源标记和空格）， 2225年至2025年赫兹
（应答标记和空格）被使用时，这
模式被选择。 V.21模式使用980和1180
赫兹（起源，标记和空间），或者1650年和1850年
赫兹（答案，标记和空间） 。解调
涉及检测接收频率和
它们解码成相应的二进制值。
率转换器和扰码器/解扰器是
自动旁路在FSK模式。
带通滤波器和均衡器
高，低带通滤波器被包括以塑造
发射的振幅和相位响应和
接收信号，并提供折衷延迟
均衡和抑制频带外的信号。
振幅和相位均衡是必需的
以补偿传输的失真
线，并减少了码间干扰
限带接收信号。该发送信号
滤波对应于75％的平方根
凸起余弦频率响应特性。
异步模式
异步模式被用于通信
同
异步
码头
哪
五月
在600,1200通信，或2400比特/秒的+ 1 ％ ， -
即使该调制解调器的输出被限制为2.5％
标称比特率中的DPSK和QAM ± 0.01 ％
模式。当以这种方式发送该串行
上TXD输入的数据通过速率传递
转换器插入或删除的停止位
为了串行比特流，以输出一个信号，该信号
标称比特率± 0.01 ％ 。这个信号然后
路由到一个数据加扰器和转换为模拟
调制器，其中四比特/二位编码的结果
的输出信号。二者的速率转换器和
加扰器可以绕过握手，并
为选定的同步操作。接收到的数据
以类似的方式进行处理，只是在速度
现在转换器的作用是重新插入删除任何停止位
并在不大于输出数据到终端
比特率加1％ 。传入的中断信号（低
通过两个字符）将传递
没有正确插入一个停止位。
同步/ asynch转换器还具有一个延伸
超速模式，允许输出的选择
超速范围为+ 1％ + 2.3％。在
扩展超速模式，停止位在7/8输出
TXCLK的上升沿的正常宽度。
两个同步/ asynch率转换器和数据
解密器是在自动旁路
FSK模式。
同步模式
同步操作是可能只在
QAM或DPSK方式。操作类似于
所不同的是数据必须的异步模式的
被同步到一个提供时钟，并没有
变化的数据传输率是可允许的。串行
出现在TXD输入数据必须是有效的
上升TXCLK的边缘。
TXCLK是内部派生的1200或2400赫兹
信号在内部模式和内部连接
在从机模式的RXCLK引脚。在接收数据
RXD引脚同步输出的下降沿
RXCLK 。该asynch /同步转换器旁路
在同步模式选择和数据
以同样的速度，因为它是输入传输。
并行总线控制接口模式
提供了用于控制，选择8个8位寄存器
选择和状态监控。这些寄存器
与AD0 ， AD1 ， AD2和解决
复用地址线（由ALE锁存）和
出现一个控制微处理器为7
连续的存储器位置。六个控制
的寄存器读/写存储器。检测并
ID寄存器是只读的，不能被修改
除了通过调制解调器响应监控
参数。
3
73K224BL
的V.22bis / V.22 / V.21 /贝尔212A / 103
单芯片调制解调器瓦特/集成混合
串行控制接口模式
串口命令模式允许访问
通过串行73K224BL控制和状态寄存器
控制端口。在这种模式下， AD0 ， AD1， AD2和
线传递数据提供的寄存器地址
通过下的控制AD7 （ DATA ）引脚
RD和WR线。开始读操作
当RD线被拉低。接下来的8
EXCLK周期就会调出8位
所选地址位置LSB在前。写
通过在数据的8位LSB的转变发生
首先为EXCLK八个连续周期。 WR是
然后低脉冲和数据传送到所选择的
寄存器发生在WR的上升沿。
DTMF发生器
DTMF发生器控制所述发送的
16标准的DTMF音调对。音调对
发送的选择发送DTMF确定（位
D4 ）和音频的DTMF 4位（ D0 - D3 ）
注册。 DTMF的传输距离TXA色调
由发送选通使CR0的位（位D1）的
与所有其他的模拟信号。
4
73K224BL
的V.22bis / V.22 / V.21 /贝尔212A / 103
单芯片调制解调器瓦特/集成混合
引脚说明
动力
名字
GND
VDD
VREF
ISET
针
1
16
31
28
TYPE
I
I
O
I
描述
系统接地
电源输入，5V ± 10 ％ （ 73K224BL ） 。旁路0.1
和22 μF的电容到GND 。
内部产生的参考电压。带旁路
0.1 μF电容到地。
片内电流基准。设置偏置电流的运算放大器。该
片上电流通过连接该引脚连接到VDD设置
2 MΩ电阻。 ISET应绕过来GND用
0.1 μF电容。
并行微处理器控制接口模式
ALE
AD0-AD7
13
5-12
I
I / O
地址锁存使能： ALE锁存器的下降沿
上AD0 - AD2的地址和芯片选择上
CS
.
地址/数据总线：这些双向三态
复用线传送的信息，并从内部
寄存器。
片选：低该引脚上的下降沿时
ALE允许一个读周期或写周期发生。 AD0 - AD7
将不被驱动，并没有寄存器将被写入，如果
CS
（锁存）不活动。状态
CS
被锁在
ALE下降的边缘。
输出时钟：该引脚是在处理器选择
控制为任意的晶体频率（用作
处理器时钟）或16倍的数据速率用作波特
在DPSK速率时钟只有模式。该引脚默认为
晶振频率上电复位。
中断：此开路漏极输出信号用于通知
已发生的检测标志的处理器。处理器
必须然后读取检测寄存器，以确定哪些检测
触发中断。
INT
将保持低电平，直到处理器
读取检测寄存器或不完全复位。
阅读：低请求73K224BL内部的读
寄存器。数据无法输出，除非
RD
和
LATCHED
CS
是活性还是低。
RESET ：该引脚上的高电平信号将使芯片进入
非活动状态。所有控制寄存器位（ CR0 ， CR1 ，音）
将被复位。在CLK引脚的输出将被设置为
晶振频率。内部下拉电阻证
用一个电容， VDD上电复位。
CS
23
I
CLK
2
O
INT
20
O
RD
15
I
RESET
30
I
5
QQ：2880707522 复制
