73K224BL
的V.22bis / V.22 / V.21 /贝尔212A / 103
单芯片调制解调器瓦特/集成混合
2000年4月
描述
该73K224BL是一款高度集成的单芯片
调制解调器IC ，它提供所需的功能
构建的V.22bis兼容的调制解调器，能够
2400 bit / s的全双工运行在拨号线路。
该73K224BL是73K224L的增强
单芯片调制解调器，它增加了混合动力钩
开关控制，并驱动到73K224L 。该
73K224BL集成模拟，数字和开关式
在单个芯片上电容器阵列的功能，提供
优良的性能和功能性高水平
集成在一个32引脚PLCC和44引脚TQFP
封装。
该73K224BL从+5 V单电源供电
为低功耗。
该73K224BL被设计为出现在系统
设计师微处理器外围设备，并且将
与流行的单芯片轻松连接微
处理器（ 80C51典型值）的调制解调器控制
通过其8位复用的地址/数据功能
巴士或通过一个可选的串行控制总线。一个ALE
控制简化了地址解复用。数据
通信通常是通过一个单独的发生
串行端口。
（续）
特点
包括73K224L单芯片的功能
调制解调器
片上2线/ 4线混合动力驱动和关闭
钩继电器驱动器缓冲区
单芯片多模的V.22bis / V.22 / V.21和
贝尔212A / 103兼容的调制解调器数据泵
频移键控（300位/秒） ， DPSK （600 ， 1200位/秒） ，或
QAM（ 2400位/秒）的编码
软件与其他兼容TDK
半导体K系列单芯片调制解调器
接口直接与标准
处理器（ 80C51典型值）
并行或串行总线，用于控制
可选的内部缓冲/ debuffer
加扰/解扰功能
和
MICRO-
所有
异步
和
同步
工作模式（内部，外部，从站）
（续）
框图
DTMF ，
答案，
GUARD &
调用
音
发电机
FSK
调制器
OH
卜FF器
SCRAMBLER
DI- BIT /
QUAD- BIT
编码器
FIR
脉冲
整形
QAM /
DPSK
调制器
均衡器
滤波器
滤波器
8-BIT
P
公共汽车
接口
滤波器
A / D
均衡器
滤波器
衰减器
TXA1
2W/4W
混合动力
DEBUFFER
解密器
DI- BIT /
QUAD- BIT
解码器
数字
信号
处理器
接受
功能
TXA2
RXA
滤波器
固定
解调器
AGC
收益
BOOST
TXD
RXD
串行
接口
音
发现
73K224BL
的V.22bis / V.22 / V.21 /贝尔212A / 103
单芯片调制解调器瓦特/集成混合
描述
（待续
)
该73K224BL是引脚和软件兼容
用的73K222BL ，使系统升级
单组分的变化。
该73K224BL被设计为一个完整
的V.22bis一个芯片上兼容的调制解调器。该
完整的调制解调器仅需要加入的
电话线路接口，一个控制微处理器，并
的RS- 232电平转换为一个典型的系统。许多
功能都包括在内，以简化执行
典型的调制解调器设计。除了基本的
2400 bit / s的QAM ， 600/1200 bit / s的DPSK和300
比特/秒的频移键控调制器/解调器部分，所述
设备还包括同步/ asynch转换器，
加扰/解扰器，呼叫进程音检测，
DTMF音调发生器功能和握手
模式检测。测试功能，如模拟
回路，数字环路和远端数字环回是
支持。内部图形发生器也
包括用于自测试。
特点
（续）
自适应均衡以获得最佳perform-
ANCE在所有线路
可编程传输衰减（16 dB时，
1dB步长） ，可选择接收升压（ +18
分贝）
呼叫进程，载波，应答音，
扰频标志，S1和信号质量
MONITORS
DTMF ，回答和保护音调发生器
可用的测试模式： ALB ， DL ， RDL ，马克，
空间，交替位， S1模式生成
检测
CMOS
技术
为
低
动力
消耗（典型值为100毫瓦@ 5V）与
掉电模式（ 15毫瓦@ 5V）
TTL和CMOS兼容输入和
输出
功能说明
混合动力和继电器驱动器
为了使设计更符合成本效益和空间
效率高， 73K224BL包括2线至4-
线混合有足够的驱动器直接连接
对电信耦合变压器。此外，
摘机继电器驱动器在30mA驱动能力
也包括在内，以允许使用的常用
可用机械电信继电器。
QAM调制器/解调器
该73K224BL编码输入数据到四核
通过具有16个可能的信号点表示的位
特定相位和幅度电平。该基线
然后带信号进行滤波，以减小符号间
在限带电话的干扰
网络。该调制器发送该编码
无论是使用数据的1200赫兹（来源模式）或
2400赫兹（应答模式）的载体。该解调器，
虽然比较复杂，基本上扭转了这一
过程，同时也恢复数据时钟
从输入信号。自适应均衡
纠正了
对于不同的行
条件
by
自动改变滤波器参数，以
补偿线路特性。
DPSK调制/解调器
该73K224BL调制的串行比特流转换为
是由四种可能代表二位对
规定由贝尔212A / V.22相移
标准。然后将基带信号进行滤波，以
减少对限带符号间干扰
2线PSTN线路。传输发生在任一
1200赫兹（来源模式）或2400 Hz的载流子
（应答模式） 。解调的反向
该调制过程中，随着输入模拟
最终信号解码成二位，
转换回串行比特流。该
解调器还恢复这是钟
编码成调制时的模拟信号。
解调时使用一个1200赫兹
载体（应答模式或ALB起源模式）或
2400 Hz的载流子（源于模式或ALB答案
模式）。自适应均衡中也使用
DPSK模式，以获得最佳的操作有不同
线路条件。
FSK调制/解调器
FSK调制器产生一个频率
使用两个分立的调制的模拟输出信号
频率来表示二进制数据。贝尔
1270和1070 Hz的103标准频率
2
73K224BL
的V.22bis / V.22 / V.21 /贝尔212A / 103
单芯片调制解调器瓦特/集成混合
功能说明
（续）
（来源标记和空格）， 2225年至2025年赫兹
（应答标记和空格）被使用时，这
模式被选择。 V.21模式使用980和1180
赫兹（起源，标记和空间），或者1650年和1850年
赫兹（答案，标记和空间） 。解调
涉及检测接收频率和
它们解码成相应的二进制值。
率转换器和扰码器/解扰器是
自动旁路在FSK模式。
带通滤波器和均衡器
高，低带通滤波器被包括以塑造
发射的振幅和相位响应和
接收信号，并提供折衷延迟
均衡和抑制频带外的信号。
振幅和相位均衡是必需的
以补偿传输的失真
线，并减少了码间干扰
限带接收信号。该发送信号
滤波对应于75％的平方根
凸起余弦频率响应特性。
异步模式
异步模式被用于通信
同
异步
码头
哪
五月
在600,1200通信，或2400比特/秒的+ 1 ％ ， -
即使该调制解调器的输出被限制为2.5％
标称比特率中的DPSK和QAM ± 0.01 ％
模式。当以这种方式发送该串行
上TXD输入的数据通过速率传递
转换器插入或删除的停止位
为了串行比特流，以输出一个信号，该信号
标称比特率± 0.01 ％ 。这个信号然后
路由到一个数据加扰器和转换为模拟
调制器，其中四比特/二位编码的结果
的输出信号。二者的速率转换器和
加扰器可以绕过握手，并
为选定的同步操作。接收到的数据
以类似的方式进行处理，只是在速度
现在转换器的作用是重新插入删除任何停止位
并在不大于输出数据到终端
比特率加1％ 。传入的中断信号（低
通过两个字符）将传递
没有正确插入一个停止位。
同步/ asynch转换器还具有一个延伸
超速模式，允许输出的选择
超速范围为+ 1％ + 2.3％。在
扩展超速模式，停止位在7/8输出
TXCLK的上升沿的正常宽度。
两个同步/ asynch率转换器和数据
解密器是在自动旁路
FSK模式。
同步模式
同步操作是可能只在
QAM或DPSK方式。操作类似于
所不同的是数据必须的异步模式的
被同步到一个提供时钟，并没有
变化的数据传输率是可允许的。串行
出现在TXD输入数据必须是有效的
上升TXCLK的边缘。
TXCLK是内部派生的1200或2400赫兹
信号在内部模式和内部连接
在从机模式的RXCLK引脚。在接收数据
RXD引脚同步输出的下降沿
RXCLK 。该asynch /同步转换器旁路
在同步模式选择和数据
以同样的速度，因为它是输入传输。
并行总线控制接口模式
提供了用于控制，选择8个8位寄存器
选择和状态监控。这些寄存器
与AD0 ， AD1 ， AD2和解决
复用地址线（由ALE锁存）和
出现一个控制微处理器为7
连续的存储器位置。六个控制
的寄存器读/写存储器。检测并
ID寄存器是只读的，不能被修改
除了通过调制解调器响应监控
参数。
3
73K224BL
的V.22bis / V.22 / V.21 /贝尔212A / 103
单芯片调制解调器瓦特/集成混合
串行控制接口模式
串口命令模式允许访问
通过串行73K224BL控制和状态寄存器
控制端口。在这种模式下， AD0 ， AD1， AD2和
线传递数据提供的寄存器地址
通过下的控制AD7 （ DATA ）引脚
RD和WR线。开始读操作
当RD线被拉低。接下来的8
EXCLK周期就会调出8位
所选地址位置LSB在前。写
通过在数据的8位LSB的转变发生
首先为EXCLK八个连续周期。 WR是
然后低脉冲和数据传送到所选择的
寄存器发生在WR的上升沿。
DTMF发生器
DTMF发生器控制所述发送的
16标准的DTMF音调对。音调对
发送的选择发送DTMF确定（位
D4 ）和音频的DTMF 4位（ D0 - D3 ）
注册。 DTMF的传输距离TXA色调
由发送选通使CR0的位（位D1）的
与所有其他的模拟信号。
4
73K224BL
的V.22bis / V.22 / V.21 /贝尔212A / 103
单芯片调制解调器瓦特/集成混合
引脚说明
动力
名字
GND
VDD
VREF
ISET
针
1
16
31
28
TYPE
I
I
O
I
描述
系统接地
电源输入，5V ± 10 ％ （ 73K224BL ） 。旁路0.1
和22 μF的电容到GND 。
内部产生的参考电压。带旁路
0.1 μF电容到地。
片内电流基准。设置偏置电流的运算放大器。该
片上电流通过连接该引脚连接到VDD设置
2 MΩ电阻。 ISET应绕过来GND用
0.1 μF电容。
并行微处理器控制接口模式
ALE
AD0-AD7
13
5-12
I
I / O
地址锁存使能： ALE锁存器的下降沿
上AD0 - AD2的地址和芯片选择上
CS
.
地址/数据总线：这些双向三态
复用线传送的信息，并从内部
寄存器。
片选：低该引脚上的下降沿时
ALE允许一个读周期或写周期发生。 AD0 - AD7
将不被驱动，并没有寄存器将被写入，如果
CS
（锁存）不活动。状态
CS
被锁在
ALE下降的边缘。
输出时钟：该引脚是在处理器选择
控制为任意的晶体频率（用作
处理器时钟）或16倍的数据速率用作波特
在DPSK速率时钟只有模式。该引脚默认为
晶振频率上电复位。
中断：此开路漏极输出信号用于通知
已发生的检测标志的处理器。处理器
必须然后读取检测寄存器，以确定哪些检测
触发中断。
INT
将保持低电平，直到处理器
读取检测寄存器或不完全复位。
阅读：低请求73K224BL内部的读
寄存器。数据无法输出，除非
RD
和
LATCHED
CS
是活性还是低。
RESET ：该引脚上的高电平信号将使芯片进入
非活动状态。所有控制寄存器位（ CR0 ， CR1 ，音）
将被复位。在CLK引脚的输出将被设置为
晶振频率。内部下拉电阻证
用一个电容， VDD上电复位。
CS
23
I
CLK
2
O
INT
20
O
RD
15
I
RESET
30
I
5
73K224BL
的V.22bis / V.22 / V.21 /贝尔212A / 103
单芯片调制解调器瓦特/集成混合
2000年4月
描述
该73K224BL是一款高度集成的单芯片
调制解调器IC ，它提供所需的功能
构建的V.22bis兼容的调制解调器，能够
2400 bit / s的全双工运行在拨号线路。
该73K224BL是73K224L的增强
单芯片调制解调器，它增加了混合动力钩
开关控制，并驱动到73K224L 。该
73K224BL集成模拟，数字和开关式
在单个芯片上电容器阵列的功能，提供
优良的性能和功能性高水平
集成在一个32引脚PLCC和44引脚TQFP
封装。
该73K224BL从+5 V单电源供电
为低功耗。
该73K224BL被设计为出现在系统
设计师微处理器外围设备，并且将
与流行的单芯片轻松连接微
处理器（ 80C51典型值）的调制解调器控制
通过其8位复用的地址/数据功能
巴士或通过一个可选的串行控制总线。一个ALE
控制简化了地址解复用。数据
通信通常是通过一个单独的发生
串行端口。
（续）
特点
包括73K224L单芯片的功能
调制解调器
片上2线/ 4线混合动力驱动和关闭
钩继电器驱动器缓冲区
单芯片多模的V.22bis / V.22 / V.21和
贝尔212A / 103兼容的调制解调器数据泵
频移键控（300位/秒） ， DPSK （600 ， 1200位/秒） ，或
QAM（ 2400位/秒）的编码
软件与其他兼容TDK
半导体K系列单芯片调制解调器
接口直接与标准
处理器（ 80C51典型值）
并行或串行总线，用于控制
可选的内部缓冲/ debuffer
加扰/解扰功能
和
MICRO-
所有
异步
和
同步
工作模式（内部，外部，从站）
（续）
框图
DTMF ，
答案，
GUARD &
调用
音
发电机
FSK
调制器
OH
卜FF器
SCRAMBLER
DI- BIT /
QUAD- BIT
编码器
FIR
脉冲
整形
QAM /
DPSK
调制器
均衡器
滤波器
滤波器
8-BIT
P
公共汽车
接口
滤波器
A / D
均衡器
滤波器
衰减器
TXA1
2W/4W
混合动力
DEBUFFER
解密器
DI- BIT /
QUAD- BIT
解码器
数字
信号
处理器
接受
功能
TXA2
RXA
滤波器
固定
解调器
AGC
收益
BOOST
TXD
RXD
串行
接口
音
发现
73K224BL
的V.22bis / V.22 / V.21 /贝尔212A / 103
单芯片调制解调器瓦特/集成混合
描述
（待续
)
该73K224BL是引脚和软件兼容
用的73K222BL ，使系统升级
单组分的变化。
该73K224BL被设计为一个完整
的V.22bis一个芯片上兼容的调制解调器。该
完整的调制解调器仅需要加入的
电话线路接口，一个控制微处理器，并
的RS- 232电平转换为一个典型的系统。许多
功能都包括在内，以简化执行
典型的调制解调器设计。除了基本的
2400 bit / s的QAM ， 600/1200 bit / s的DPSK和300
比特/秒的频移键控调制器/解调器部分，所述
设备还包括同步/ asynch转换器，
加扰/解扰器，呼叫进程音检测，
DTMF音调发生器功能和握手
模式检测。测试功能，如模拟
回路，数字环路和远端数字环回是
支持。内部图形发生器也
包括用于自测试。
特点
（续）
自适应均衡以获得最佳perform-
ANCE在所有线路
可编程传输衰减（16 dB时，
1dB步长） ，可选择接收升压（ +18
分贝）
呼叫进程，载波，应答音，
扰频标志，S1和信号质量
MONITORS
DTMF ，回答和保护音调发生器
可用的测试模式： ALB ， DL ， RDL ，马克，
空间，交替位， S1模式生成
检测
CMOS
技术
为
低
动力
消耗（典型值为100毫瓦@ 5V）与
掉电模式（ 15毫瓦@ 5V）
TTL和CMOS兼容输入和
输出
功能说明
混合动力和继电器驱动器
为了使设计更符合成本效益和空间
效率高， 73K224BL包括2线至4-
线混合有足够的驱动器直接连接
对电信耦合变压器。此外，
摘机继电器驱动器在30mA驱动能力
也包括在内，以允许使用的常用
可用机械电信继电器。
QAM调制器/解调器
该73K224BL编码输入数据到四核
通过具有16个可能的信号点表示的位
特定相位和幅度电平。该基线
然后带信号进行滤波，以减小符号间
在限带电话的干扰
网络。该调制器发送该编码
无论是使用数据的1200赫兹（来源模式）或
2400赫兹（应答模式）的载体。该解调器，
虽然比较复杂，基本上扭转了这一
过程，同时也恢复数据时钟
从输入信号。自适应均衡
纠正了
对于不同的行
条件
by
自动改变滤波器参数，以
补偿线路特性。
DPSK调制/解调器
该73K224BL调制的串行比特流转换为
是由四种可能代表二位对
规定由贝尔212A / V.22相移
标准。然后将基带信号进行滤波，以
减少对限带符号间干扰
2线PSTN线路。传输发生在任一
1200赫兹（来源模式）或2400 Hz的载流子
（应答模式） 。解调的反向
该调制过程中，随着输入模拟
最终信号解码成二位，
转换回串行比特流。该
解调器还恢复这是钟
编码成调制时的模拟信号。
解调时使用一个1200赫兹
载体（应答模式或ALB起源模式）或
2400 Hz的载流子（源于模式或ALB答案
模式）。自适应均衡中也使用
DPSK模式，以获得最佳的操作有不同
线路条件。
FSK调制/解调器
FSK调制器产生一个频率
使用两个分立的调制的模拟输出信号
频率来表示二进制数据。贝尔
1270和1070 Hz的103标准频率
2
73K224BL
的V.22bis / V.22 / V.21 /贝尔212A / 103
单芯片调制解调器瓦特/集成混合
功能说明
（续）
（来源标记和空格）， 2225年至2025年赫兹
（应答标记和空格）被使用时，这
模式被选择。 V.21模式使用980和1180
赫兹（起源，标记和空间），或者1650年和1850年
赫兹（答案，标记和空间） 。解调
涉及检测接收频率和
它们解码成相应的二进制值。
率转换器和扰码器/解扰器是
自动旁路在FSK模式。
带通滤波器和均衡器
高，低带通滤波器被包括以塑造
发射的振幅和相位响应和
接收信号，并提供折衷延迟
均衡和抑制频带外的信号。
振幅和相位均衡是必需的
以补偿传输的失真
线，并减少了码间干扰
限带接收信号。该发送信号
滤波对应于75％的平方根
凸起余弦频率响应特性。
异步模式
异步模式被用于通信
同
异步
码头
哪
五月
在600,1200通信，或2400比特/秒的+ 1 ％ ， -
即使该调制解调器的输出被限制为2.5％
标称比特率中的DPSK和QAM ± 0.01 ％
模式。当以这种方式发送该串行
上TXD输入的数据通过速率传递
转换器插入或删除的停止位
为了串行比特流，以输出一个信号，该信号
标称比特率± 0.01 ％ 。这个信号然后
路由到一个数据加扰器和转换为模拟
调制器，其中四比特/二位编码的结果
的输出信号。二者的速率转换器和
加扰器可以绕过握手，并
为选定的同步操作。接收到的数据
以类似的方式进行处理，只是在速度
现在转换器的作用是重新插入删除任何停止位
并在不大于输出数据到终端
比特率加1％ 。传入的中断信号（低
通过两个字符）将传递
没有正确插入一个停止位。
同步/ asynch转换器还具有一个延伸
超速模式，允许输出的选择
超速范围为+ 1％ + 2.3％。在
扩展超速模式，停止位在7/8输出
TXCLK的上升沿的正常宽度。
两个同步/ asynch率转换器和数据
解密器是在自动旁路
FSK模式。
同步模式
同步操作是可能只在
QAM或DPSK方式。操作类似于
所不同的是数据必须的异步模式的
被同步到一个提供时钟，并没有
变化的数据传输率是可允许的。串行
出现在TXD输入数据必须是有效的
上升TXCLK的边缘。
TXCLK是内部派生的1200或2400赫兹
信号在内部模式和内部连接
在从机模式的RXCLK引脚。在接收数据
RXD引脚同步输出的下降沿
RXCLK 。该asynch /同步转换器旁路
在同步模式选择和数据
以同样的速度，因为它是输入传输。
并行总线控制接口模式
提供了用于控制，选择8个8位寄存器
选择和状态监控。这些寄存器
与AD0 ， AD1 ， AD2和解决
复用地址线（由ALE锁存）和
出现一个控制微处理器为7
连续的存储器位置。六个控制
的寄存器读/写存储器。检测并
ID寄存器是只读的，不能被修改
除了通过调制解调器响应监控
参数。
3
73K224BL
的V.22bis / V.22 / V.21 /贝尔212A / 103
单芯片调制解调器瓦特/集成混合
串行控制接口模式
串口命令模式允许访问
通过串行73K224BL控制和状态寄存器
控制端口。在这种模式下， AD0 ， AD1， AD2和
线传递数据提供的寄存器地址
通过下的控制AD7 （ DATA ）引脚
RD和WR线。开始读操作
当RD线被拉低。接下来的8
EXCLK周期就会调出8位
所选地址位置LSB在前。写
通过在数据的8位LSB的转变发生
首先为EXCLK八个连续周期。 WR是
然后低脉冲和数据传送到所选择的
寄存器发生在WR的上升沿。
DTMF发生器
DTMF发生器控制所述发送的
16标准的DTMF音调对。音调对
发送的选择发送DTMF确定（位
D4 ）和音频的DTMF 4位（ D0 - D3 ）
注册。 DTMF的传输距离TXA色调
由发送选通使CR0的位（位D1）的
与所有其他的模拟信号。
4
73K224BL
的V.22bis / V.22 / V.21 /贝尔212A / 103
单芯片调制解调器瓦特/集成混合
引脚说明
动力
名字
GND
VDD
VREF
ISET
针
1
16
31
28
TYPE
I
I
O
I
描述
系统接地
电源输入，5V ± 10 ％ （ 73K224BL ） 。旁路0.1
和22 μF的电容到GND 。
内部产生的参考电压。带旁路
0.1 μF电容到地。
片内电流基准。设置偏置电流的运算放大器。该
片上电流通过连接该引脚连接到VDD设置
2 MΩ电阻。 ISET应绕过来GND用
0.1 μF电容。
并行微处理器控制接口模式
ALE
AD0-AD7
13
5-12
I
I / O
地址锁存使能： ALE锁存器的下降沿
上AD0 - AD2的地址和芯片选择上
CS
.
地址/数据总线：这些双向三态
复用线传送的信息，并从内部
寄存器。
片选：低该引脚上的下降沿时
ALE允许一个读周期或写周期发生。 AD0 - AD7
将不被驱动，并没有寄存器将被写入，如果
CS
（锁存）不活动。状态
CS
被锁在
ALE下降的边缘。
输出时钟：该引脚是在处理器选择
控制为任意的晶体频率（用作
处理器时钟）或16倍的数据速率用作波特
在DPSK速率时钟只有模式。该引脚默认为
晶振频率上电复位。
中断：此开路漏极输出信号用于通知
已发生的检测标志的处理器。处理器
必须然后读取检测寄存器，以确定哪些检测
触发中断。
INT
将保持低电平，直到处理器
读取检测寄存器或不完全复位。
阅读：低请求73K224BL内部的读
寄存器。数据无法输出，除非
RD
和
LATCHED
CS
是活性还是低。
RESET ：该引脚上的高电平信号将使芯片进入
非活动状态。所有控制寄存器位（ CR0 ， CR1 ，音）
将被复位。在CLK引脚的输出将被设置为
晶振频率。内部下拉电阻证
用一个电容， VDD上电复位。
CS
23
I
CLK
2
O
INT
20
O
RD
15
I
RESET
30
I
5
QQ：2880707522 复制
