（ 8K ×16位），双端口RAM
高速CMOS
7025E
内存
逻辑图
F
EATURES
:
8K ×16位的双口RAM
- 独立
- 主从
R
AD
-P
AK
抗辐射对自然空间
辐射
总剂量硬度：
- > 100拉德（SI ） ，根据航天任务
卓越的单粒子效应：
-sel
TH
LET = >100兆电子伏/毫克/平方厘米
2
-SEU
TH
LET = 7兆电子伏/毫克/平方厘米
2
??包装：
-84引脚
AD
-P
AK
四方扁平封装
独立的高字节和低字节控制复
总线兼容性
高速存取时间： 35/45 NS
可扩展到32位或更多使用主/从选择
级联时
高速CMOS技术
-TTL兼容，单5V电源
- 中断标志的端口到端口的通信
-on芯片端口仲裁逻辑
从任何一个端口-Asynchronous操作
D
ESCRIPTION
:
麦克斯韦技术“ 7025E双端口RAM的高速
CMOS微电路一个大于100拉德（ Si）的总特点
剂量耐受性，取决于航天飞行任务。该7025E是
设计用来作为一个独立的128K位双端口RAM
或作为组合主/从双口RAM的32
位或更多字的系统。这种设计的结果全速，
无需额外的分立差错操作
逻辑。该7025E提供了另行两个独立的端口
率的控制，地址和I / O引脚，其允许独立
对于异步访问读或写操作的任何位置中
内存。由CS控制的自动断电功能
允许执行片上的电路的每个端口的输入非常低的
备用电源模式。
麦克斯韦技术的专利
AD
-P
AK
封装技
术采用辐射屏蔽的微电路封装
年龄。它省去了盒屏蔽，同时提供
所需的辐射屏蔽在轨道上或空间一生
使命。在地球同步轨道上，R
AD
-P
AK
提供大于100
拉德（ Si）的辐射剂量耐受性。本产品可
与筛选来上课S.
02年8月15日第2版
所有数据表如有变更，恕不另行通知
1
（ 619 ） 503-3300-传真： （ 619 ） 503-3301- www.maxwell.com
2002麦克斯韦技术
版权所有。
（ 8K ×16位），双端口RAM的高速CMOS
T
ABLE
4. 7025E
ECOMMENDED
O
操作摄像机
C
ONDITIONS
P
ARAMETER
热阻抗
工作温度范围
S
YMBOL
M
IN
--
-55
M
AX
1.02
125
7025E
U
尼特
° C / W
°
C
Θ
JC
T
A
T
ABLE
5. 7025E
APACITANCE
P
ARAMETER
输入电容： V
IN
= 0V
1
输出电容： V
OUT
= 0V
1
1.设计保证。
S
YMBOL
C
IN
C
OUT
M
IN
--
--
M
AX
5
7
U
尼特
pF
pF
T
ABLE
6. 7025E DC ê
LECTRICAL
C
极特
(V
CC
= 5V ±10 ％ ，T
A
= -55
TO
125
°
C
除非另有
)
P
ARAMETER
输入漏电流
1
输出漏电流
2
待机电源电流，这两个端口TTL电平输入
-35
-45
待机电源电流，这两个端口CMOS电平输入
-35
-45
工作电源电流，这两个端口活动
-35
-45
工作电源电流，一个端口激活，一个端口备用
-35
-45
输入低电压
3
输入高电压
输出低电压
4
输出高电压
1. VCC = 5.5V ， VIN = GND到VCC ， CS = VIH ， VOUT = 0 VCC 。
2.
VCC = 5.5V ; VOUT = GND到Vcc
3.
最大VIH = VCC + 0.3V ，最小VIL = -0.3V -1V或脉冲宽度为50ns
4. V
CC
分钟，我
OL
= 4毫安，我
OH
= -4毫安。
S
YMBOL
I
LI
I
LO
I
CCSB
S
UBGROUPS
1, 2, 3
1, 2, 3
1, 2, 3
--
--
1, 2, 3
--
--
1, 2, 3
--
--
1, 2, 3
--
--
1, 2, 3
1, 2, 3
--
2.2
--
2.4
190
180
0.8
--
0.4
--
V
V
320
280
mA
5
5
mA
50
50
mA
M
IN
--
--
M
AX
±10
±10
U
尼特
A
A
mA
内存
I
CCSB1
I
CCOP
I
CCOP1
V
IL
V
IH
V
OL
V
OH
02年8月15日第2版
所有数据表如有变更，恕不另行通知
3
2002麦克斯韦技术
版权所有。
（ 8K ×16位），双端口RAM的高速CMOS
T
ABLE
7. 7025E交流ê
LECTRICAL
C
极特FOR
R
EAD
C
YCLE
(V
CC
= 5V ± 10%, V
SS
= 0V ，T
A
= -55
TO
125
°
C)
P
ARAMETER
读周期时间
-35
-45
地址访问时间
-35
-45
芯片选择访问时间
1
-35
-45
字节选择访问时间
1
-35
-45
选择输出到输出有效
-35
-45
输出低Z时
2,3
-35
-45
输出高阻时间
2,3
-35
-45
芯片使能上电时间
2
芯片禁用，以电时间
2
信号标志更新脉冲（ OE或SEM ）
S
YMBOL
t
RC
S
UBGROUPS
9, 10, 11
35
45
9, 10, 11
--
--
9, 10, 11
--
--
9, 10, 11
--
--
9, 10, 11
--
--
9, 10, 11
3
3
9, 10, 11
--
--
9, 10, 11
9, 10, 11
9, 10, 11
0
--
15
20
20
--
50
--
--
--
20
25
35
45
35
45
35
45
--
--
M
IN
7025E
M
AX
U
NIT
ns
t
AA
ns
t
ACS
ns
t
ABE
ns
t
AOE
ns
内存
t
LZ
ns
t
HZ
ns
ns
ns
ns
t
PU
t
PD
t
SOP
1.要访问RAM ， CS = V
IL
， UB或LB = V
IL
，扫描电镜= V
IH
。要访问信号量， CS = V
IN
和扫描电镜= V
IL
。任何一个条件必须是
适用于整个吨
EW
时间。
2.设计保证。
3.转变是从负载低或高阻抗电压测量± 500 mV的。
T
ABLE
8. 7025E交流ê
LECTRICAL
C
极特FOR
W
RITE
C
YCLE
(V
CC
= 5V ± 10%, V
SS
= 0V ，T
A
= -55
TO
125
°
C)
P
ARAMETER
写周期时间
-35
-45
地址有效到写结束
-35
-45
02年8月15日第2版
S
YMBOL
t
WC
S
UBGROUPS
9, 10, 11
M
IN
35
45
M
AX
--
--
U
NIT
ns
t
AW
9, 10, 11
30
40
--
--
ns
所有数据表如有变更，恕不另行通知
4
2002麦克斯韦技术
版权所有。
（ 8K ×16位），双端口RAM的高速CMOS
T
ABLE
8. 7025E交流ê
LECTRICAL
C
极特FOR
W
RITE
C
YCLE
(V
CC
= 5V ± 10%, V
SS
= 0V ，T
A
= -55
TO
125
°
C)
P
ARAMETER
片选写的结束
1
-35
-45
地址建立时间
-35
-45
把脉冲宽度
-35
-45
写恢复时间
-35
-45
数据有效到写结束
-35
-45
输出高阻时间
2,3
-35
-45
数据保持时间
-35
-45
选择写入到输出中高Z
2,3
-35
-45
输出写入结束活动
-35
-45
SEM标志写阅读时间
-35
-45
SEM国旗竞争窗口
-35
-45
2,3,4
7025E
S
UBGROUPS
9, 10, 11
30
40
9, 10, 11
0
0
9, 10, 11
30
35
9, 10, 11
0
0
9, 10, 11
25
25
9, 10, 11
--
--
9, 10, 11
0
0
9, 10, 11
--
--
9, 10, 11
0
0
10
10
10
10
--
--
ns
--
--
ns
--
--
20
20
ns
--
--
ns
20
20
ns
--
--
ns
--
--
ns
--
--
ns
--
--
ns
--
--
ns
M
IN
M
AX
U
NIT
ns
S
YMBOL
t
SW
t
AS
t
WP
t
WR
t
DW
内存
t
HZ
t
DH
t
WZ
t
OW
t
SWRD
t
SPS
1.要访问RAM ， CS = V
IL
， UB或LB = V
IL
，扫描电镜= V
IH
。要访问信号量， CS = V
IN
和扫描电镜= V
IL
。任何一个条件必须是
适用于整个吨
EW
时间。
2.设计保证。
3.转变是从负载低或高阻抗电压测量± 500 mV的。
4.规范吨
DH
必须通过该设备的所有操作条件下供给的写入数据到RAM来满足。虽然吨
DH
和T
DW
.
02年8月15日第2版
所有数据表如有变更，恕不另行通知
5
2002麦克斯韦技术
版权所有。
QQ：2881677436 复制
