数据表
EEPROM可编程VCXO时钟发生器
描述
该IDT5V19EE904是一个可编程时钟发生器
适用于高性能的数据通信，
电信，消费和网络
应用程序。有4个内部锁相环，每个单独
可编程的，允许四个独特的非整数相关
频率。从一个单一的生成频率
参考时钟。基准时钟可以来自之一
两个冗余的时钟输入。一个无毛刺自动或
手动切换功能允许冗余的任一项
在正常操作期间将被选择的时钟。
该IDT5V19EE904是在系统，可编程的，并且可以
通过使用我被编程
2
C接口。一
内部EEPROM允许用户保存和恢复
该装置，而不必重新编程的配置
电。
每四个锁相环有一个7位参考分频器和一个
12位反馈分频器。这使用户能够生成
四个独特的非整数相关的频率。 PLL环路
带宽是可编程的，以允许用户定制
锁相环响应于该应用程序。例如，用户可以
调整PLL参数，以减少抖动产生或
最大限度地抖动衰减。扩频代
和/或分级划分允许在两个所述的PLL 。
总共有6个8位输出dividers.The输出是被
通过开关矩阵连接到锁相环。开关
基质允许用户路线的PLL输出的任
输出库。此功能可用于简化和
优化电路板布局。此外，每个输出的摆
率和启用/禁用功能是可编程的。
IDT5V19EE904
产品特点：
4个内部锁相环
内部非易失性EEPROM
高速（400kHz ）模式I
2
C接口
输入频率范围： 1 MHz至200 MHz的
输出频率范围： 4.9 kHz至200 MHz的
参考晶振输入，可编程线性负载
电容
- 水晶频率范围： 8 MHz至50 MHz的
（最大的晶体范围是尽力而为）
集成的VCXO
四个独立控制的VDDO （ 1.8V - 3.3V ）
每个PLL有一个7位参考分频器和一个12位的
反馈分压
8位输出分频器块
在一个PLL分数除法的能力
两个锁相环的支持扩频生成
能力
I / O标准：
- 输出 - 1.8 - 3.3 V LVTTL / LVCMOS
- 输入 - 3.3 V LVTTL / LVCMOS
可编程斜率控制
可编程环路带宽
可编程的输出反转，以减少抖动双峰
多余的时钟输入，无毛刺自动和手动
切换选项
单独的输出使能/禁止
掉电模式
3.3V核心V
DD
可在VFQFPN包
-40至+ 85°C工业温度操作
IDT
EEPROM可编程VCXO时钟发生器
1
IDT5V19EE904
版本G 022310
IDT5V19EE904
EEPROM可编程VCXO时钟发生器
时钟合成器
功能框图
S
R
C
0
S
R
C
1
S
R
C
2
S
R
C
4
S
R
C
3
S
R
C
6
控制
逻辑
S
R
C
5
S1
OUT0
XIN / REF
XOUT
VCXO
控制
逻辑
PLL0 （ SS ）
/DIV1
OUT1
VIN
CLKIN
PLL1
/DIV2
OUT2
CLKSEL
PLL2
OUT4
/DIV4
OUT4
S3
PLL3 （ SS ）
/DIV3
OUT3
SD / OE
SDA
SCL
SEL [ 2 ：0]的
/DIV6
OUT6
OUT5
/DIV5
OUT5
1. CLKIN ， CLKSEL ， SD / OE和SEL [ 2 ： 0 ]有下拉电阻。
IDT
EEPROM可编程VCXO时钟发生器
2
IDT5V19EE904
版本G 022310
IDT5V19EE904
EEPROM可编程VCXO时钟发生器
时钟合成器
引脚名称
SD / OE
NL32
针＃
29
I / O
I
PIN TYPE
LVTTL
引脚说明
启用/禁用输出或断电的芯片。
在SP位（ 0×02 ）控制信号的极性为
无论是积极的高或低。 （默认为高电平有效。 ）
内部弱上拉下拉电阻。
可配置的时钟输出0 3.3V LVTTL电平。
受控制的可配置的时钟输出1.输出电平
VDDO1.
受控制的可配置的时钟输出2，输出电平
VDDO1.
受控制的可配置的时钟输出3.输出电平
VDDO3.
受控制的可配置的时钟输出4，输出电平
VDDO4.
可配置的时钟输出4B 。输出电平所控制
VDDO4.
受控制的可配置的时钟输出5.输出电平
VDDO5.
可配置的时钟输出5B 。输出电平所控制
VDDO5.
受控制的可配置的时钟输出6.输出电平
VDDO3.
设备供电。连接到3.3V 。
晶体振荡器电源。连接到3.3V 。利用
滤波后的模拟电源（如果可用） 。
设备模拟电源。连接到3.3V 。利用
滤波后的模拟电源（如果可用） 。
设备供电。连接到1.8 3.3V 。设置输出
电压电平为OUT1和OUT2 。
设备供电。连接到1.8 3.3V 。设置输出
电压电平为OUT3和OUT6 。
设备供电。连接到1.8 3.3V 。设置输出
电压等级为OUT4和OUT4b 。
设备供电。连接到1.8 3.3V 。设置输出
电压电平为OUT5和OUT5b 。
连接到地面。
OUT0
OUT1
OUT2
OUT3
OUT4
OUT4b
OUT5
OUT5b
OUT6
30
7
8
24
10
11
14
15
23
32
4
21
9
25
12
16
6, 13,
17, 22,
31,PAD
O
O
O
O
O
O
O
O
O
LVTTL
LVTTL
LVTTL
LVTTL
LVTTL
1
LVTTL
1
LVTTL
1
LVTTL
1
LVTTL
动力
动力
动力
动力
动力
动力
动力
动力
VDD
VDDX
AVDD
VDDO1
VDDO3
VDDO4
VDDO5
GND
1.当只有一个单独的单端时钟输出是必需的，领带OUT ＃和OUT ＃ B一起。
IDT
EEPROM可编程VCXO时钟发生器
4
IDT5V19EE904
版本G 022310
IDT5V19EE904
EEPROM可编程VCXO时钟发生器
时钟合成器
PLL功能和说明
7-bit
D
VCO
4-bit
A
12-bit
N
SIGM一个三角洲
M odulator
PLL0框图
7-bit
D
VCO
12-bit
N
PLL1 ， PLL2和PLL3框图
预分频器
(D)
1
值
PLL0
PLL1
PLL2
PLL3
1 - 127
1 - 127
1 - 127
3 - 127
倍增器
(M)
2
值
10 - 8206
1 - 4095
1 - 4095
12 - 4095
可编程
扩频
环路带宽生成能力
是的
是的
是的
是的
是的
No
No
是的
1.适用于PLL0 ， PLL1和PLL2 ， D = 0表示PLL掉电。对于PLL3 ， 0 ， 1和2是DNU （不使用）
2.对于PLL0 ， M = 2 * N + A + 1 （对于A > 0 ） ; M = 2 * N （为A = 0 ） ;一< N-1 。对于PLL1 ， PLL2和PLL3 ， M = N 。
IDT
EEPROM可编程VCXO时钟发生器
5
IDT5V19EE904
版本G 022310
QQ：2881677436 复制
