标准产品
UT80CRH196KD微控制器
数据表
2002年9月,
特点
q
20MHz的16位微控制器兼容行业
标准的MCS- 96 ISA
- 寄存器到寄存器架构
- 1000字节寄存器RAM
q
3个8位I / O端口
q
板载中断控制器
q
三脉宽调制输出
q
高速I / O
q
UART串行端口
q
专用波特率发生器
q
软件和硬件定时器
- 16位看门狗定时器, 4路16位软件定时器
- 3个16位计数器/定时器
q
辐射加固工艺和设计;总剂量
辐射测试MIL- STD- 883方法1019
- 总剂量: 100K拉德(SI )
- 有效LET阈值: 25兆电子伏特厘米
2
/毫克
- 饱和截面: 3.66e - 7厘米
2
/位
- 闭锁免疫( LET > 128兆电子伏特厘米
2
/毫克)
q
错误检测和纠正外部存储器访问
q
QML Q和QML V标准的一部分
q
标准微电路图纸5962-98583
介绍
该UT80CRH196KD与行业标准的兼容
MCS- 96指令集。支持的UT80CRH196KD
商业硬件和软件开发工具。
建立在UTMC的商业RadHard
TM
外延CMOS
技术,微控制器硬化对电离
剂量和带电粒子。微控制器的片上
1000个字节的高速暂存SRAM和触发器可以承受
带电粒子的能量达25兆电子伏特厘米
2
/毫克。
该UT80CRH196KD访问经由指令代码和数据
一个16位地址和数据总线。在16位的总线允许
微控制器来访问128K字节的指令/数据
内存。集成的软件和硬件定时器,高速
I / O ,脉宽调制电路和UART进行
UT80CRH196KD理想的控制类型的应用程序。该
CPU的ALU支持字节和字加减速, 8
16位乘法, 32/16和16/8比特除,以及
递增,递减,否定,比较和逻辑
操作。该UT80CRH196KD的中断控制器
优先级和向量18中断事件。包括中断
正常的中断和特殊中断。为了降低功耗
消费方面,微控制器支持软件调用
闲置和掉电模式。该UT80CRH196KD是
封装在一个68引脚四方扁平封装。
1000字节
内存
注册网络文件
ALU
打断
调节器
PT的
微码
发动机
内存
调节器
队列
地址/数据总线
看门狗
定时器
PWM
串行
PORT
HSIO和
计时器
恒指HSO
备用
功能
PORT0
EXTINT
备用
功能
HOLD
HLDA
BREQ
PWM1
PWM2
PORT2
PORT1
ECB0-
ECB5
图1. UT80CRH196KD微控制器
Fi
第一个合作
再P为
IP s
控制
信号的
中央处理器
1.0信号描述
P0口( P0.0 - P0.7 ) :
P0口是一个8位输入端口只使用时
在默认模式。当配置为它们的复用功能,
5位都是双向的EDAC校验比特,如图
表1中。
端口1 ( P1.0 - P1.7 ) :
端口1是一个8位准双向I / O
端口。所有引脚都准双向除非备用
功能被选择每个表2.当配置销
他们的复用功能,它们作为标准I / O,而不是准
双向的。
端口2 ( P2.0 - P2.7 ) :
港口2是8位,多功能, I / O端口。
这些引脚与定时器2的功能,串行数据输入/输出和共享
PWM0输出,根据表3 。
P1.4
AD0 - AD7 :
的低8位的多路地址/数据的
总线。在此端口上的引脚在数据阶段双向
的总线周期。
P1.5
AD8 - AD15 :
高8位复用的地址/数据
总线。在此端口上的引脚在数据阶段双向
的16位的总线周期。在8位总线宽度运行时,这些
引脚非复用,专用的高地址位输出。
恒生指数:
投入到高速输入单元。四HSI引脚
可用: HSI.0 , HSI.1 , HSI.2和HSI.3 。其中两个引脚
( HSI.2和HSI.3 )都与HSO单元共享。其中的两个
销( HSI.0和HSI.1 )具有替代功能的定时器2 。
HSO :
从输出的高速输出单元。六HSO引脚
可用: HSO.0 , HSO.1 , HSO.2 , HSO.3 , HSO.4和
HSO.5 。销HSO.4和HSO.5与销HSI.2和共享
恒指单位分别HSI.3 。
BREQ
PWM2
表2.端口1复用功能
PORT
针
P1.0
P1.1
P1.2
P1.3
备用
名字
P1.0
P1.1
P1.2
PWM1
备用功能
I / O引脚
I / O引脚
I / O引脚
设置IOC3.2 = 1使P1.3为
脉宽调制器
( PWM1 )输出引脚。
设置IOC3.3 = 1使P1.4为
脉宽调制器
( PWM2 )输出引脚。
总线请求,输出已激活
当总线控制器具有
待处理的外部存储器周期。
总线保持应答,输出
表示总线的释放。
总线保持请求输入控制
的总线。
P1.6
P1.7
HLDA
HOLD
表3.端口2的第二功能
PORT
针
P2.0
P2.1
P2.2
备用
名字
TXD
RXD
EXTINT
备用功能
发送串行数据。
接收串行数据。
外部中断。空地
IOC1.1将使P2.2为
用于EXTINT ( INT07 )
定时器2的时钟输入,串行
端口波特率发生器的输入。
定时器2复位
脉宽调制器
输出0
控制的方向
定时器2计数器。逻辑高
等于倒计时。逻辑低
等于计数。
在P2.7原因的上升沿
定时器2的值是
捕捉到这个寄存器,
生成定时器2捕捉
中断( INT11 ) 。
表1. P0口的第二功能
端口引脚
P0.0-P0.3,
P0.6
P0.4
P0.5
P0.7
EXTINT
备用
名字
ECB0-ECB4
备用功能
P2.3
P2.4
T2CLK
T2RST
PWM0
T2UP-DN
错误检测&纠错
校验位
输入端口引脚
P2.5
P2.6
设置IOC1.1 = 1将允许P0.7
要用于EXTINT ( INT07 )
P2.7
T2CAPTURE
2
1.1硬件接口
1.1.1接口与外部存储器
该UT80CRH196KD可以与各种外部接口
存储器装置。它支持任一固定的8位总线宽度或
动态的8位/ 16位总线宽度,内部READY控制
缓慢的外部存储设备,总线保持协议,它使
外部设备接管总线,和几个总线控制
模式。这些功能提供了很大的灵活性,当
与外部存储装置的接口。
1.1.1.1芯片配置寄存器
该芯片配置寄存器(CCR )被用来初始化
UT80CRH196KD复位后。在CCR是牵强
从外部地址2018H (芯片配置字节)后,
去除的复位信号。芯片配置字节( CCB)
被读作任一个8位或16位的字取决于值
的BUSWIDTH引脚。的位在CCR中的组合物
示于表4 。
有在CCR可配置8位。不过,
位7和6不使用的UT80CRH196KD 。位5和位4
包括READY模式控制其内部定义限制
由就绪引脚产生的等待状态。第3位控制
在ALE / ADV引脚的系统内存控制的定义
而第2位的写不同模式之间进行选择。第1位
选择UT80CRH196KD是否使用动态16
位的总线,或者是否将被锁定在如一个8位的总线。最后,
位0启用省电模式,并允许用户
禁用该模式用于防止无意的力量
起伏。
1.1.1.2总线带宽和内存配置
该UT80CRH196KD外部总线可以为任意一个8操作
位或16位的多路地址/数据总线(参见图2) 。该
1位在CCR的值决定了总线操作。逻辑
在CCR.1低价值锁定在8位总线模式的总线控制器。
然而,如果CCR.1是逻辑高,则BUSWIDTH信号
被用来确定设备的总线的宽度。总线宽度为16位
当BUSWIDTH信号为高,并且是8位时的
BUSWIDTH信号为低。
1.1.2复位
要重置UT80CRH196KD ,按住RESET引脚为低电平时
电源后至少16倍的状态是在公差范围内
和振荡器稳定。继上电复位
复位可以断言中的至少一个状态的时间,并且该设备
将亮起16状态时间的下拉晶体管。这
使RESET信号以用作系统复位。该
复位外部I的状态/ O时,如表9所示,寄存器
复位后的值示于表8 。
1.1.3指令集
该指令的UT80CRH196KD设置为兼容
对所使用的工业标准MCS- 96指令集
8XC196KD.
表4.芯片配置寄存器
位
7
6
5
4
3
2
1
0
功能
不适用
不适用
IRC1 - 内部就绪模式控制
IRC0 - 内部就绪模式控制
地址选通有效选择( ALE / ADV )
写选通模式选择( WR和BHE / WRL和WRH )
动态总线宽度启用
启用省电模式
表5.内存映射
内存描述
外部存储器
1
版权所有
PTS载体
上中断向量
版权所有
版权所有
芯片配置字节
版权所有
较低的中断向量
外部存储器
内部存储器( RAM )
特殊功能寄存器
开始
02080H
0205EH
02040H
02030H
02020H
02019H
02018H
02014H
02000H
00400H
0001AH
00000H
结束
0FFFFH
0207FH
0205DH
0203FH
0202FH
0201FH
02018H
02017H
02013H
1FFFH
003FFH
00019H
注意事项:
1.第一条指令读复位后将从位置2080h 。所有其他的外部存储器可以被用作指示一个次/或数据存储器。
3
注意事项:
1.
在未实现操作码和软件陷阱中断没有优先次序。中断控制器立即服务这些中断时,他们
断言。 NMI拥有所有优先级中断的优先级最高。任何PTS中断的优先级高于优先级较低interru点,超过其他所有的可屏蔽
中断。该标准可屏蔽中断按它们与INT0优先号码有所有中断的优先级最低的服务。
2.
这些中断可以被配置为用作独立的外部中断。
3.
如果串行中断被屏蔽的接收和发送中断使能,标志RI和TI标志产生独立的接收和发送接口
中断产生。
4.
如果接收和发送中断被屏蔽和串行中断使能,既标志RI和TI标志产生一个串行口中断。
5