HS-82C54RH
TM
数据表
2000年8月
网络文件编号
3043.2
抗辐射CMOS可编程
间隔定时器
Intersil的HS- 82C54RH是一个高性能，辐射
加固的CMOS版本的行业标准和8254
使用的硬化音响场，自对准硅制造
栅CMOS工艺。它有三个独立
可编程和功能的16位计数器，每一个都能够
处理的高达5MHz时钟的输入频率。六
可编程定时器模式允许在HS- 82C54RH是
作为一个事件计数器，经过时间指示器，一个
可编程单触发，或其他任何时间申请。
高性能，抗辐射和产业
在HS- 82C54RH标准CON组fi guration使
与HS- 80C86RH抗辐射兼容
微处理器。
静态CMOS电路设计，保证了较低的工作功耗。该
Intersil的硬科幻场CMOS工艺使得性能
等于或大于现有的抗辐射产品
在功率的一小部分。
特定网络阳离子抗辐射QML设备进行控制
由美国国防供应中心在哥伦布（ DSCC ） 。该
订货时这里列出SMD号码必须使用。
详细的电气特定网络连接的阳离子为这些设备是
载于SMD 5962-95713 。 “热链接”提供
我们的网页上下载。
www.intersil.com/spacedefense/space.asp
特点
电筛选，以SMD ＃ 5962-95713
符合MIL -PRF- 38535 QML要求QUALI网络版
辐射性能
- 总剂量。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 100拉德（SI ）（最大）
- 瞬态心烦意乱。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 >10
8
RAD （SI ） / S
- 闭锁免费EPI -CMOS
低功耗
- IDDSB 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 20μA
- IDDOP 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 12毫安
引脚兼容NMOS 8254和Intersil的82C54
高速， “无等待状态”操作与5MHz的
HS-80C86RH
三个独立的16位计数器
六个可编程计数器模式
二进制或BCD计数
状态回读命令
硬化现场，自对准，结隔离CMOS
过程
单5V电源
军用温度范围。 。 。 。 。 。 。 。 。 。 。 -55
o
C至125
o
C
订购信息
订购数量
5962R9571301QJC
5962R9571301QXC
5962R9571301VJC
国内
MKT 。 NUMBER
HS1-82C54RH-8
HS9-82C54RH-8
HS1-82C54RH-Q
TEMP 。 RANGE
(
o
C)
-55至125
-55至125
-55至125
1
注意：这些器件对静电放电敏感;遵循正确的IC处理程序。
1-888- INTERSIL或321-724-7143
|
Intersil的设计是Intersil Corporation的注册商标。
|
版权所有 Intersil公司2000
HS-82C54RH
引脚配置
24引脚陶瓷双列直插式金属硬密封包装
（ SBDIP ） MIL - STD- 1835 CDIP2 - T24
顶视图
D7 1
D6 2
D5 3
D4 4
D3 5
D2 6
D1 7
D0 8
CLK 0 9
OUT 0 10
GATE 0 11
GND 12
24 VDD
23 WR
22 RD
21 CS
20 A1
19 A0
18 CLK 2
17个2
16门2
15 CLK 1
14门1
13个1
24引脚陶瓷 - 金属密封FLATPACK包装
（ FLATPACK ） MIL - STD- 1835 CDFP4 - F24
顶视图
D7
D6
D5
D4
D3
D2
D1
D0
CLK 0
出0
门0
GND
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
VDD
WR
RD
CS
A1
A0
CLK 2
输出2
门2
CLK 1
门1
OUT1
引脚说明
符号
D7-D0
CLK 0
出0
门0
GND
出1
门1
CLK 1
门2
输出2
CLK 2
A0, A1
针
数
1-8
9
10
11
12
13
14
15
16
17
18
19-20
O
I
I
I
O
I
I
TYPE
I / O
I
O
I
描述
DATA ：双向三态数据总线，连接到系统数据总线。
时钟0 ：计数器0的时钟输入。
OUT 0 ：计数器0的输出。
GATE 0 ：计数器0的门控输入。
地面：电源连接。
OUT 1 ：计数器1的输出。
GATE 1 ：计数器1的门控输入。
时钟1 ：计数器1的时钟输入。
GATE 2 ：计数器2的门控输入。
OUT 2 ：计数器2的输出。
CLOCK 2 ：计数器2的时钟输入。
地址：选择输入的三个计数器或控制字寄存器进行读/写的一个
操作。通常连接到系统地址总线上。
A1
0
0
1
1
CS
RD
WR
VDD
21
22
23
24
I
I
I
A0
0
1
0
1
SELECTS
计数器0
计数器1
计数器2
控制字寄存器
片选：低此输入使HS- 82C54RH向RD和WR信号作出反应。 RD
和WR都将忽略。
阅读：这是输入过程中的CPU读取操作低。
WRITE ：此输入在CPU写操作低。
VDD ：在+ 5V电源引脚。推荐引脚12和24之间的0.1μF电容
脱钩。
2
HS-82C54RH
工作原理图
内部总线
D7-D0
(8)
数据
公共汽车
卜FF器
计数器
0
CLK 0
门0
出0
控制
字
注册
状态
LATCH
RD
WR
A0
A1
CS
控制
字
注册
READ /
写
逻辑
内部总线
计数器
1
CLK 1
门1
出1
状态
注册
CRM
CRL
控制
逻辑
计数器
2
CLK 2
门2
输出2
出入口n
CLK
输出N
OLM
CE
OLL
AC测试电路
V1
R1
从输出
在测试设备
R2
C1 （注）
TEST
点
交流测试输入，输出波形
输入
VIH + 0.4V
1.5V
VIL -0.4V
1.5V
输入
VOH
VOL
注：包括杂散和夹具电容。
测试条件定义表
测试条件
1
V1
1.7V
R1
510
R2
开放
C1
150pF
注： AC测试：所有输入信号必须VIL -0.4V之间切换
和VIH + 0.4V 。输入上升和下降时间驱动为1ns / V 。
3
HS-82C54RH
老化的电路
静态配置两个
FLATPACK和SBDIP包装
VDD
F3
1
2
3
4
5
6
7
8
F0
开放
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
开放
F11
开放
F0
F4
F5
F6
F7
F8
F9
F10
F1
负载
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
负载
负载
2.7k
VDD
2.7k
负载
F2
F0
F0
动力配置都
FLATPACK和SBDIP包装
VDD
注意事项：
1. VDD = 6.5V
±5%
2. T
A
= 125
o
C最小
3.电阻= 10kΩ的
4.国际直拨< 100μA
5. AC ： F0是F0的恭维
F0为50％占空比的脉冲猝发
F0是左脉破灭后高
注意事项：
6. VDD = 6.5V
±5%
（残影）
7. VDD = 6.0V
±5%
（寿命试验）
8. T
A
= 125
o
C最小
9.国际直拨< 20毫安
10.电阻= 10kΩ的，除了负载= 2.7kΩ
11. -0.3V
≤
VIL
≤
0.8V
12. VDD -1.0V
≤
VIH
≤
VDD + 0.5V
13. AC ： F0是F0的恭维
F0 = 100kHz的
±10%,
占空比为50％
F1 = F0/2, F2 = F1/2 . . . F10 = F9/2
辐照电路
HS-82C54RH
1
2
3
4
5
5.5V
6
7
8
9
N / C
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
N / C
N / C
5.5V
注意事项：
14. VDD = 5.5V
±10%,
T
A
= 25
o
C
15. E组测试是在Sidebrazed DIP执行
16. E组样本量为2芯片/晶圆
5
QQ：2881677436 复制
