HS-RTX2010RH
数据表
2000年3月
网络文件编号
3961.3
抗辐射实时快速
微控制器
在HS- RTX2010RH是一个辐射加固的16位
微控制器的片上定时器，中断控制器，
乘 - 累加器，和一个桶形移位器。它特别
适用于航天器环境中非常高
这需要算术密集型速度控制任务
计算，包括浮动点数学在执行
恶劣的空间辐射环境中。
该处理器集成了两个256字栈与
多任务处理能力，包括CON连接可配置栈
分区和上/下溢流控制。
一个或两个机器周期指令执行时间
通过利用堆栈为本，多种总线实现
架构。高性能ASIC总线，这是
独特的RTX产品，提供了扩展的
使用片外微控制器的硬件体系结构和
应用特定网络 I / O设备。
RTX微控制器支持C和第四编程
语言。该产品的优点是进一步
通过第三方硬件和软件支持增强。
结合这些特点使得HS- RTX2010RH的
非常强大的处理器供应大量
应用在高性能空间系统。该
HS- RTX2010RH已被设计用于恶劣的空间
辐射环境和出色的单功能
事件干扰（ SEU ）性和优异的总剂量
反应。
特定网络阳离子抗辐射QML设备进行控制
由美国国防供应中心在哥伦布（ DSCC ） 。该
订货时这里列出SMD号码必须使用。
详细的电气特定网络连接的阳离子为这些设备是
载于SMD 5962-95635 。 “热链接”提供
我们的网页上下载。
www.intersil.com/spacedefense/space.asp
特点
电筛选，以SMD ＃ 5962-95635
符合MIL -PRF- 38535 QML要求QUALI网络版
快速125ns的机器周期
1.2μm的CMOS TSOS4 / SOS工艺
总剂量能力。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 300KRad （SI ）
单粒子翻转LET阈值。 。 。 。 。 。 。 >120MeV /毫克/平方厘米
2
单粒子翻转错误率。 。 。 。 <1 ×10
-10
错误/位天
（注）
-55
o
C - 125
o
C， 5V
±10%
手术
单周期指令执行
快速算术运算
- 单周期16位乘法
- 单周期16位乘法累加
- 单周期32位的桶形移位
- 硬件浮点支持
C语言软件开发环境
第四语言的直接执行
单周期子程序调用/返回
四个循环中断延时
片上中断控制器
三个片上16位定时器/计数器
两个片上256字栈
ASIC总线片外扩展架构
1兆字节总地址空间
字或字节内存访问
全静态设计 - DC至8MHz工作
84引脚四方扁平封装或85引脚栅格阵列
第三方软件和硬件开发系统
注：单粒子翻转的错误率是亚当斯10 ％，最坏的情况
最坏的情况为心烦下的环境。
订购信息
订购数量
5962F9563501QXC
5962F9563501QYC
5962F9563501V9A
5962F9563501VXC
5962F9563501VYC
国内
MKT 。 NUMBER
HS8-RTX2010RH-8
HS9-RTX2010RH-8
HS0-RTX2010RH-Q
HS8-RTX2010RH-Q
HS9-RTX2010RH-Q
TEMP 。 RANGE
(
o
C)
55 125
55 125
25
55 125
55 125
55 125
55 125
应用
空间系统嵌入式控制
数字滤波
图像处理
科学的仪器
光学系统
控制系统
姿态/轨道控制
HS8 - RTX2010RH /原HS8 - RTX2010RH /原
HS9 - RTX2010RH /原HS9 - RTX2010RH /原
1
注意：这些器件对静电放电敏感;遵循正确的IC处理程序。
1-888- INTERSIL或321-724-7143
|
版权
Intersil公司2000
实时快递 ， RTX 和ASIC总线是Intersil公司的注册商标。
HS-RTX2010RH
框图
断片
外设
主
内存
控制
输入
时钟和
CON组fi guration
控制
HS-RTX2010RH
ASIC BUS
接口
内存总线
接口
打断
输入
打断
控制
内存
页面
控制
256-WORD
回报
堆
定时器
输入
定时器/
计数器
RTX核心
处理器
256-WORD
参数
堆
堆
控制器
桶
移
苹果
引脚配置
HS8-RTX2010RH
MIL- STD- 1835 CMGA3 - P85C
A
B
C
D
E
F
G
H
J
K
L
L
K
J
H
G
F
E
D
C
B
A
11
MA16 MA19 GND UDS PCLK MD01 MD02 GND MD06 MD07 MD08
10 MD11 MD09 VDD MD05 MD03新的引导LDS MA18 MA17 MA14
MA14 MA17 MA18 LDS新引导MD03 MD05 VDD MD09 MD11
9 MD12 MD10
8 MD14 MD13
7 GA00 MD15 GA01
HS-RTX2010RH
6 TCLK GND GA02
5 INTA
4 VDD
[3] E I2
NMI
ê I1
ê I4
GD14 GD11 GD10
INT-
SUP
顶视图
销DOWN
MA08 MA07 MA11
MA11 MA07 MA08
MA04 MA05 MA06
MA06 MA05 MA04
MA02 MA03
MA03 MA02
GD01 MA01
MA01 GD01
GD10 GD11 GD14
INTSUP NMI INTA
4
对齐。
PIN ê I1 VDD
3
ê I4
ê I2
2
GD00 GD02 GD03 GD06 GD08 GD12 GD13 GIO等待RESET ê I3
1 C I5
A
针
A1
ICLK GR / W GD15 GND GD07 GD09 VDD GD05 GD04 GND
B
C
D
E
F
G
H
J
K
L
1
GND GD04 GD05 VDD GD09 GD07 GND GD15 GR / W ICLK ê I5
L
K
J
H
G
F
E
D
C
B
A
针
A1
MD04 MD00 MR / W
MA15 VDD
VDD
MA13 MA12
GND MA10 MA09
MA09 MA10 GND
底部视图
UP引脚
GA02 GND TCLK
5
GA01 MD15 GA00
6
MA15
MR / W MD00 MD04
MD10 MD12
8
MA12 MA13
MD13 MD14
7
9
10
11 MD08 MD07 MD06 GND MD02 MD01 PCLK UDS GND MA19 MA16
2 E I3 RESET WAIT GIO GD13 GD12 GD08 GD06 GD03 GD02 GD00
注：在信号名称带有上横线表示低电平有效的信号。
2
HS-RTX2010RH
引脚配置
（续）
HS9-RTX2010RH
（引线长度不按比例）见Intersil的外形R84.A
EI5
EI4
EI3
EI2
EI1
VDD
INTSUP
NMI
INTA
TCLK
GA02
GA01
GA00
MD15
GND
MD14
MD13
MD12
MD11
MD10
MD09
RESET
等待
ICLK
GR / W
GIO
GD15
GD14
GD13
GND
GD12
GD11
GD10
GD09
GD08
GD07
VDD
GD06
GD05
GD04
GD03
GND
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
11
10
9
8
7
6
5
4
3
2
1
84
83
82
81
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
HS-RTX2010RH
顶视图
MD08
VDD
MD07
MD06
MD05
GND
MD04
MD03
MD02
MD01
MD00
MR / W
PCLK
BOOT
新
UDS
LDS
GND
MA19
MA18
MA17
注：在信号名称带有上横线表示低电平有效的信号。
PGA和CQFP
引脚/信号分配
CQFP
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
PGA
针
C6
A6
A5
B5
C5
A4
B4
A3
A2
B3
A1
B2
C2
B1
C1
D2
D1
E3
E2
E1
F2
F3
G3
信号
名字
GA02
TCLK
INTA
NMI
INTSUP
VDD
EI1
EI2
EI3
EI4
EI5
RESET
等待
ICLK
GR / W
GIO
GD15
GD14
GD13
GND
GD12
GD11
GD10
TYPE
输出;地址总线
产量
产量
输入
输入
动力
输入
输入
输入
输入
输入
输入
输入
输入
产量
产量
I / O;数据总线
I / O;数据总线
I / O;数据总线
地
I / O;数据总线
I / O;数据总线
I / O;数据总线
GD02
GD01
GD00
MA01
MA02
MA03
MA04
MA05
MA06
MA07
MA08
GND
MA09
MA10
MA11
MA12
MA13
VDD
MA14
MA15
MA16
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
PGA和CQFP
引脚/信号分配
CQFP
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
PGA
针
G1
G2
F1
H1
H2
J1
K1
J2
L1
K2
K3
L2
L3
K4
L4
J5
K5
L5
K6
J6
J7
L7
K7
信号
名字
GD09
GD08
GD07
VDD
GD06
GD05
GD04
GD03
GND
GD02
GD01
GD00
MA01
MA02
MA03
MA04
MA05
MA06
MA07
MA08
GND
MA09
MA10
（续）
TYPE
I / O;数据总线
I / O;数据总线
I / O;数据总线
动力
I / O;数据总线
I / O;数据总线
I / O;数据总线
I / O;数据总线
地
I / O;数据总线
I / O;数据总线
I / O;数据总线
输出;地址总线
输出;地址总线
输出;地址总线
输出;地址总线
输出;地址总线
输出;地址总线
输出;地址总线
输出;地址总线
地
输出;地址总线
输出;地址总线
3
HS-RTX2010RH
PGA和CQFP
引脚/信号分配
CQFP
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
PGA
针
L6
L8
K8
L9
L10
K9
L11
K10
J10
K11
J11
H10
H11
F10
G10
G11
G9
F9
F11
信号
名字
MA11
MA12
MA13
VDD
MA14
MA15
MA16
MA17
MA18
MA19
GND
LDS
UDS
新
BOOT
PCLK
MR / W
MD00
MD01
（续）
TYPE
PGA和CQFP
引脚/信号分配
CQFP
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
-
PGA
针
E11
E10
E9
D11
D10
C11
B11
C10
A11
B10
B9
A10
A9
B8
A8
B6
B7
A7
C7
C3
信号
名字
MD02
MD03
MD04
GND
MD05
MD06
MD07
VDD
MD08
MD09
MD10
MD11
MD12
MD13
MD14
GND
MD15
GA00
GA01
-
（续）
TYPE
输出;地址总线
输出;地址总线
输出;地址总线
动力
输出;地址总线
输出;地址总线
输出;地址总线
输出;地址总线
输出;地址总线
输出;地址总线
地
产量
产量
产量
产量
产量
产量
I / O;数据总线
I / O;数据总线
I / O;数据总线
I / O;数据总线
I / O;数据总线
地
I / O;数据总线
I / O;数据总线
I / O;数据总线
动力
I / O;数据总线
I / O;数据总线
I / O;数据总线
I / O;数据总线
I / O;数据总线
I / O;数据总线
I / O;数据总线
地
I / O;数据总线
输出;地址总线
输出;地址总线
孤立的定位销
输出信号说明
信号
输出
新
BOOT
MR / W
UDS
LDS
GIO
GR / W
PCLK
TCLK
INTA
60
61
63
59
58
16
15
62
2
3
1
1
1
1
1
1
1
0
0
0
新：具有该引脚上表示取指令正在进行中。
BOOT ：具有在该引脚指示引导存储器被访问。该引脚可设置或通过访问重置
位的配置寄存器3 。
内存读/写：一个低该引脚上表示一个内存写操作正在进行中。
UPPER数据选择：具有该引脚上表示内存（ MD15 ， MD08 ）的高字节被
访问。
较低的数据选择：具有该引脚上表示内存（ MD07 ， MD00 ）的低字节被
访问。
ASIC的I / O ：的低电平引脚指示的ASIC总线操作正在进行。
ASIC READ / WRITE ：一个低电平该引脚指示的ASIC总线写操作正在进行。
处理器时钟：运行在ICLK频率的一半。所有的处理器周期开始于PCLK的上升沿。
保持低额外的周期，当WAIT断言。
定时时钟：同频同相的PCLK但仍然在等待周期运行。
中断响应：具有该引脚上表明一个中断确认周期正在进行中。
CQFP
RESET
水平
描述
输入信号，总线和电源连接说明
信号
输入
等待
ICLK
RESET
13
14
12
WAIT ：具有该引脚上产生PCLK将保持低电平，当前周期被延长。
输入时钟： 2分内部生成所有的片内时序（ CMOS输入电平） 。
该引脚上的高电平复位RTX 。必须保持高度的ICLK至少4上升沿加12 ICLK周期
建立和保持时间。
CQFP
领导
描述
4
HS-RTX2010RH
输入信号，总线和电源连接说明
信号
EI2 ， EI1
EI5-EI3
CQFP
领导
8, 7
11-9
（续）
描述
外部中断2 ， 1 ：高有效电平敏感输入到中断控制器。的上升沿采样
PCLK的边缘。见时序图的细节。
外部中断5 ， 4 ， 3 ：两用的投入;高有效电平敏感中断控制器的输入;
高电平有效边沿敏感的定时器/计数器的输入。作为中断输入，它们被采样PCLK的上升沿。
见时序图的细节。
非屏蔽中断：高电平有效边沿敏感中断控制器的输入能够打断任何
当NMI被设置为模式0的处理器周期，请参阅禁止中断和中断控制器部分。
中断SUPPRESS ：该引脚上的高电平禁止所有可屏蔽中断，内部和外部。
NMI
INTSUP
4
5
地址总线（输出）
GA02
GA01
GA00
MA19-MA14
MA13-MA09
MA08-MA01
数据总线（ I / O）
GD15-GD13
GD12-GD07
GD06-GD03
GD02-GD00
MD15
MD14-MD08
MD07-MD05
MD04-MD00
17-19
21-26
28-31
33-35
82
80-74
72-70
68-64
内存数据： 16位双向存储器数据总线，它携带的数据，并从主内存。
ASIC的数据： 16位双向外部ASIC的数据总线，它携带的数据和从片外I / O设备。
1
84
83
56-51
49-45
43-36
存储器地址： 19位存储器地址总线，它带有地址信息主内存。
ASIC地址：3位ASIC地址总线，它携带的地址信息对外部ASIC器件。
电源连接
VDD
GND
6, 27,
50, 73
20, 32,
44, 57,
69, 81
电源+ 5V连接。一个0.1μF的低阻抗去耦电容应放置VDD之间
GND 。这应尽可能靠近RTX的包成为可能。
电源的地线连接。
典型
时钟或
频闪
t
脉冲宽度
4.0V
0.5V
t
格局
2.25V
t
脉冲宽度
2.25V
t
HOLD
2.25V
典型
输入
4.0V
0.5V
t
延迟
2.25V
2.25V
t
延迟
典型
产量
t
有效
典型
数据
产量
2.25V
t
HOLD
2.25V
2.75V
1.75V
2.75V
1.75V
图1.交流传动与测量点 - CLK输入
5
QQ：2881677436 复制
