TLC34058
256
×
24调色板
SLAS050 - D3961 ， 1991年11月
终端功能
引脚名称
BLK
I / O
I
描述
复合空白对照。此TTL兼容的消隐输入被存储在上的LD的上升沿输入锁存器。当
g
g g
低， BLK驱动DAC输出到消隐电平，如表6所示。这导致P0 - P7 [A - E]和
g
OL0 - OL1 [A - E]输入被忽略。当高， BLK使该器件能够以标准方式进行。
指挥控制输入。输入指定写入的类型或读操作（
y
y
（参照表1，表2 ，图3和4）。这些
)
TTL兼容的输入锁存CE的下降沿。
芯片使能。此TTL兼容的输入控制允许将数据存储和使数据可以写入或读出的数据（见
(
图1）。当低，CE使要被写入或读取数据。当高，CE允许数据被内部锁存上
g
g
在写操作期间上升沿。应当小心，以避免在这个输入瞬变。
时钟。该输入可与像素时钟速率。 CLK和CLK输入端被设计为通过使用一个5 -V的ECL逻辑驱动
g
y
g
g
单电源供电。
时钟。此输入CLK的补体，并且还提供像素时钟速率。
补偿。该输入被用于补偿的内部基准放大器（参见视频产生部分）。
(
g
)
一个0.1 μF陶瓷电容连接在此引脚和VDD之间（见图4） 。尽可能高的电源电压
g
g
g
抑制比通过连接电容器连接到VDD ，而不是到地实现。
数据输入总线。此TTL兼容的总线传输数据移入或移出该装置。数据总线是8位双向
公交车，其中D0是最显著位。
全面的调整控制。电阻RSET ， （见图4） ，其连接在该引脚与GND之间，控制
j
(
g
)
,
满量程的视频信号的幅度。注意，在图3中的成比例的电流和电压的关系是
g
g
g
g
保持独立的满量程输出电流。 RSET和IOR ， IOG ，和IOB之间的关系
满量程输出电流为：
RSET （ Ω ） = 11294
×
VREF （V ） / IOG （ A）
IOG （毫安）
IOR IOB （毫安） = 8067
×
Vref的（V）/ RSET （ Ω ）
IOR ，
地面上。所有GND引脚必须连接在一起。
O
I
电流输出，红色，绿色和蓝色。高阻抗的红色，绿色和蓝色视频模拟电流输出可以直接
g
g
g
g
y
驱动一个75 - Ω的同轴端的每端（参见图4） 。
负荷控制。这TTL兼容的负载控制输入锁存P0 - P7 [ - E] ， OL0 - OL1 [ - E] ， BLK ，和SYNC
[A ],
[A ],
,
输入的上升沿。对LD选通以1/4或1/5的时钟速率，并可以是相独立的CLK的
和CLK输入。对LD的占空比限制在时序要求表中指定。
叠加选择在悉尼科技大学。在UTS的调色板寄存器覆盖这些TTL COM atible选择存储在UT中
输入。
TTL兼容
输入
输入
锁存LD的上升沿。这些在UTS （每个像素最多2个比特），以及命令寄存器的位CR 6 （参照
输入（U
呃ixel ）
T E合作
A D如STE段和AB电子
等E中的颜色在O 2 S选择澳一ETTE
命令寄存器教派OAD表5 ） ，S EC 德合O信息是否本身ected从德调色板RAM
指定
或覆盖寄存器。 OL1 [A - - E]如果输入的颜色信息从覆盖寄存器， OL0选择
克
克
,
[
]
克
]
y
针对一个特定的复盖寄存器。该OL0 - OL1 [ - D]。或OL0 - OL1 [ - E]输入同时输入到
[A
[A ]
设备（
（见位CR7的命令寄存器的说明） 。该OL0 - OL1 []输入被首先处理，
[A]
g
)
,
然后OL0 - OL1 []的输入，依此类推。当获得从所述覆盖寄存器的颜色信息时， P0 - P7
[B]
,
g
克
,
[A - E]输入将被忽略。未使用的输入应连接到GND 。
地址输入。这些TTL兼容的地址输入的调色板RAM存储在输入锁存器的上升沿
g g
劳工处。这些地址输入（最多8位每像素），选择调色板中的RAM，这是256个24位字1
随后输入到红色，绿色和蓝色的D / A转换器， 3个8位或4位的字节。四五个地址
同时输入到P0 - P7 [A - D]。或P0 - P7 [A - E]端口，分别为（见位CR7在描述
d
余吨
TI ）的
d dd
改发
吨至DAC的，那么
d dd
改发
命令寄存器部分） 。个字解决B P0A - 我的P7a科幻吨送到第t日的DAC第一句话解决B
是科幻RST
P0B - P7B等未使用的输入应连接到GND
P7B
ON 。
GND 。
基准电压。 1.235 -V是在此输入提供。外部电压参考电路，如图4所示，是伊赛格
g
g
,
g
,
g
g
gested 。产生的基准电压通过一个电阻网络，不推荐，因为低频电源
g
g
noisewill直接耦合到DAC的输出信号。该输入必须通过连接一个0.1 μF的陶瓷去耦
capacitorbetween VREF和GND 。
C0, C1
CE
I
I
CLK
I
I
I
CLK
COMP
D0 – D7
FS ADJ
I
I
GND
IOR ， IOG
IOB
LD
OL0A - OL1A
OL0B - OL1B
0℃摄氏度
OL0C - OL1C
OL0D - OL1D
OL0E - OL1E
l
P0A - 的P7a
P0B - P7B
P0C - P7C
P0D - P7D
P0E - P7E
l
REF
I
邮政信箱655303
达拉斯，德克萨斯州75265
5
QQ：2880707522 复制
