【CDCM7005-SPwww.ti.comSGLS390E - 2009年7月 - 修订2012年8】,IC型号5962-0723001VXC,5962-0723001VXC PDF资料,5962-0723001VXC经销商,ic,电子元器件-51电子网

CDCM7005-SP

www.ti.com

SGLS390E - 2009年7月 - 修订2012年8月

3.3 -V高性能RAD容错V类，

时钟同步器和抖动消除器

检查样品：

CDCM7005-SP

特点

高性能LVPECL和LVCMOS PLL

时钟同步

两个参考时钟输入（主要和

辅助时钟），用于冗余支持

与手动或自动选择

接受LVCMOS输入频率高达

200兆赫

VCXO_IN时钟同步到其中一个

两个参考时钟

VCXO_IN频率高达2 GHz （ LVPECL ）

输出可以LVPECL的组合，

LVCMOS （最多5差分LVPECL

输出或多达10个LVCMOS输出）

输出频率可选择用x1 ， / 2 / 3 / 4 ，

每个输出/ 6 / 8 / 16独立

高效的抖动清洗从低PLL环路

带宽

低相位噪声PLL内核

可编程的相位偏移（ PRI_REF和

SEC_REF到输出）

广电荷泵电流范围

200

μA

至3mA

专门的电荷泵电源（ VCC_CP ）的

宽调谐电压范围的VCO

预设电荷泵来VCC_CP / 2快

VC （X ）O的中心频率设置

模拟和数字PLL锁定指示

VBB提供偏置电压输出为单

端输入信号（ VCXO_IN ）

频率保持在模式改进故障保护

手术

电控制部队LVPECL输出到

三态在V

< 1.5 V

SPI可控设备设置

3.3 V电源

高性能52引脚陶瓷四方扁平

包（ HFG ）

抗辐射宽容： 50kRad （ Si）的TID

QML -V合格， SMD 5962-07230

军用温度范围

（ -55 ° C至125 ° （C T）

例

)

引脚分配

GND

STATUS_REF或PRI_SEC_CLK

HFG包装

（ TOP VIEW ）

STATUS_VCXO或I_REF_CP

PLL_LOCK

GND

VCC

GND

CTRL_DATA

AVCC

CTRL_CLK

CTRL_LE

52 51 50 49 48 47 46 45 44 43 42 41 40

Y4B

RESET或持有

Y4A

VCC

Y3B

Y3A

VCC

Y2B

Y2A

VCC

Y1B

Y1A

VCC

AVCC

GND

CP_OUT

AVCC

VCC_CP

GND

REF_SEL

GND

14 15 16 17 18 19 20 21 22 23 24 25 26

SEC_REF

PRI_REF

AVCC

VCXO_IN

VBB

VCC

Y0A

请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用

德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。

PRODUCTION数据信息为出版日期。

产品符合占德州条款规范

仪器标准保修。生产加工过程中不

不一定包括所有参数进行测试。

Y0B

VCC

CDCM7005-SP

SGLS390E - 2009年7月 - 修订2012年8月

www.ti.com

描述

该CDCM7005是一款高性能，低相位噪声和低偏移的时钟同步器的同步，

的VCXO （压控晶体振荡器）或VCO （电压控制振荡器）的频率的两个中的一个

参考时钟。可编程预分频器M和反馈分频器N和P的给予了很高的灵活性，以在

参考时钟，以VC （X ）O的频率比：

VC （ X） O_IN / PRI_REF = （N X P） / M或

VC （ X） O_IN / SEC_REF = （N X P） / M

VC （ X） O_IN时钟工作频率高达2GHz的。通过外部VC （ X） O和环路滤波器元件的选择，

PLL环路带宽和阻尼因子可以调整，以满足不同的系统要求。

该CDCM7005可锁定的两个参考时钟输入（ PRI_REF和SEC_REF ）之一，支持频率

保持模式和快速频率锁定故障安全并提高系统的冗余。的输出

CDCM7005是用户自定义和可多达五个LVPECL输出或多达10个LVCMOS任意组合

输出。的LVCMOS输出成对排列（ Y0A ： Y0B ， Y1A ： Y1B ，...），使得每对具有相同的

频率。但是，每个输出可以单独翻转和残疾人。内置的同步锁存器保证

所有的输出为低输出偏斜同步。

所有的设备设置，如输出信号，分频值，输入选择，更多的人，都是通过编程

SPI （ 3线串行外设接口）。 SPI允许单独控制的设备设置。

该器件工作在3.3 -V环境的特点是操作从-55°C至125°C （T

例

表1.订购信息

(1)

温度

-55 ° C至125 ° （C T）

例

52 / HFG

25°C

(1)

(2)

(3)

CDCM7005HFGMPR

包

(2)

订购型号

5962-0723001VXC

顶部端标记

5962-0723001VXC

CDCM7005HFG-V

CDCM7005HFG/EM

(3)

EVAL ONLY

对于最新的封装和订购信息，请参阅封装选项附录本文档的末尾，或见TI

网站： www.ti.com 。

包装图纸，热数据和符号可在www.ti.com/packaging 。

这些单元仅用于工程评价。它们进行处理，以不符合标准的流（例如，没有老化测试等）和有

测试的只有25 ℃的温度等级。这些单元不适合于鉴定，生产，辐射试验或飞行使用。零件

不保证性能在-55 ℃的全MIL规定的温度范围内，以125 ° C或工作寿命。

提交文档反馈

产品文件夹链接（S ）： CDCM7005 -SP

CDCM7005-SP

www.ti.com

SGLS390E - 2009年7月 - 修订2012年8月

功能框图

VCC

AVCC

VCC_CP

所选的基准信号

STATUS_REF /

PRI_SEC_CLK

STATUS_VCXO /

I_REF_CP

PLL_LOCK

REF_SEL

手册&

自动

CLK选择

频率。检测

> 2兆赫

频率。检测

> 2兆赫

PRI_REF

EF_M UX

LVCMOS

SEC_REF

程序控制。延迟

程序控制。分频器

M 2

LOCK

HOLD

参考

时钟

反馈

时钟

程序控制。延迟

程序控制。分频器

N 2

PFD

收费

泵

CP_OUT

CTRL_LE

CTRL_DATA

CTRL_CLK

SPI LOGIC

当前

参考

PECL

LVCMOS

Y0_MUX

CMOS

Y0A

复位或

HOLD

FB_MUX

PECL

Y0B

CMOS

Y1A

Y1_MUX

÷1

PECL

Y1B

CMOS

÷2

÷3

CMOS

÷4

VCXO_IN

PECL

输入

Y2_MUX

PECL

Y2B

CMOS

Y2A

÷6

÷8

÷ 16

÷4

90o 90o

CMOS

Y3A

Y3_MUX

PECL

Y3B

CMOS

÷8

P16-Div

P分频器

偏置发生器

VBB

– 1.3V

Y4_MUX

CMOS

Y4A

PECL

Y4B

CMOS

GND

B0057-01

提交文档反馈

产品文件夹链接（S ）： CDCM7005 -SP

CDCM7005-SP

SGLS390E - 2009年7月 - 修订2012年8月

www.ti.com

表2. PIN ASSINGMENT

终奌站

名字

HFG

19, 22,

23, 26,

28, 31,

32, 35,

36, 39,

41, 44,

46, 47,

热

垫，并

引脚： 1 ， 7 ，

11, 13, 45,

3, 6, 9

16, 17

I / O

描述

VCC

动力

3.3 V电源。 V

和AV

应该始终有相同的电源电压。这是

建议AV

使用自己的电源滤波器。

GND

地

AVCC

VCC_CP

CTRL_LE

类似物

动力

3.3 V模拟电源。有AV之间没有内在联系

和V

。这是

建议AV

使用自己的电源滤波器。

这是电荷泵电源引脚用于具有相同的电源作为外部

VCO。它可以从2.3 V至3.6 V.设置

LVCMOS的输入，控制锁存启用可编程串行接口（SPI），用

滞后。未使用的或浮动的输入必须连接到正确的逻辑电平。这是

建议使用20 kΩ或更大的电阻上拉至VCC 。

LVCMOS输入，串行控制时钟输入SPI ，具有滞后性。未使用的或浮动

输入必须连接到正确的逻辑电平。它建议使用一个20 - kΩ或更大

电阻上拉至VCC 。

LVCMOS输入，串行输入SPI控制数据，有滞后性。未使用的或浮动

输入必须连接到正确的逻辑电平。它建议使用一个20 - kΩ或更大

电阻上拉至VCC 。

LVCMOS输入，异步掉电（ PD ）的信号。该引脚为低电平有效，并能

被激活的外部或由于SPI寄存器的相应位（在逻辑

高， SPI设置有效）。开关器件进入掉电模式。复位M-

和N分频器，三态电荷泵， STATUS_REF ，或PRI_SEC_CLK针，

STATUS_VCXO或I_REF_CP针， PLL_LOCK引脚， VBB引脚和所有YX输出。设置

SPI寄存器的默认值;有内部150 kΩ的上拉电阻。

建议在斜坡上升对PD具有相同的时间为V

和AV

或更高版本。该

PD的斜升率应不大于V的斜坡上升速率快

和AV

这LVCMOS输入可以被编程（ SPI）来充当HOLD或RESET 。 RESET是

默认功能。该引脚为低电平有效，并且可以激活外部或通过

在SPI寄存器的相应位。的情况下复位时，电荷泵（CP）是

切换为3个状态和所有的计数器（N，M ，P）被复位到零（初始分频器设置

被保持在SPI寄存器）。 LVPECL输出是静态的低和高

分别和LVCMOS输出都为低电平或倒高。 RESET没有边缘

触发的，并应具有至少为5纳秒的脉冲持续时间。

万一持有的，则CP被切换到仅三态模式。 HOLD释放后

并与下一个有效的参考时钟周期的电荷泵被切换回至

正常操作（CP保持在三态只要没有参考时钟是有效的）。中

HOLD ，在P分频器和所有输出YX都在正常运行。这种模式允许

外部控制的频率保持模式。

输入内部有一个150 kΩ的上拉电阻。

CTRL_CLK

CTRL_DATA

复位或

HOLD

VCXO_IN

PRI_REF

SEC_REF

VCXO LVPECL输入

互补VCXO LVPECL输入

LVCMOS输入的基准时钟，一个内部150 kΩ的上拉电阻

和输入滞后。

LVCMOS输入辅助参考时钟，一个内部150 kΩ的上拉电阻

和输入滞后。

LVCMOS的参考时钟选择输入。在手动模式下的REF_SEL信号

选择的两个输入时钟中的一个：

REF_SEL [1]： PRI_REF选择;

REF_SEL [0]： SEC_REF选择;

输入内部有一个150 kΩ的上拉电阻。

电荷泵输出

REF_SEL

CP_OUT

提交文档反馈

产品文件夹链接（S ）： CDCM7005 -SP

CDCM7005-SP

www.ti.com

SGLS390E - 2009年7月 - 修订2012年8月

表2. PIN ASSINGMENT （续）

终奌站

名字

VBB

HFG

I / O

描述

偏置电压输出到用于偏压未使用的互补输入VCXO_IN为单

端信号。 VBB的输出为V

- 1.3 V的输出电流被限制在大约

1.5毫安。

此输出可通过编程（ SPI ）提供无论是STATUS_REF或

PRI_SEC_CLK信息。该引脚置高，如果的状态条件之一是有效的。

STATUS_REF是默认设置。

STATUS_REF或

PRI_SEC_CLK

如果STATUS_REF时， LVCMOS输出提供了参考的状态

时钟。如果与上述2 MHz的频率的基准时钟被提供给PRI_REF或

SEC_REF STATUS_REF将被设置为高。

如果PRI_SEC_CLK时， LVCMOS输出指示是否在主时钟

[高]或辅助时钟[低]中选择。

这LVCMOS输出可被编程（ SPI）来提供任一STATUS_VCXO

信息或作为电荷泵（CP）的电流通路。 STATUS_VCXO是

默认设置。

STATUS_VCXO

或I_REF_CP

如果STATUS_VCXO时， LVCMOS输出提供了VCXO输入的状态

（频率高于2 MHz的解释为有效的时钟;高电平有效）。

万一I_REF_CP的，它提供了用于外部基准电阻器的电流路径

（12 kΩ的±1％），以支持一个准确的电荷泵电流，可选的。不要使用任何

该电阻电容，以防止噪声耦合，通过该节点。如果内部12 kΩ的

选择（默认设置）时，此引脚可以悬空。

LVCMOS输出PLL_LOCK信息。该引脚置高，如果PLL处于锁定状态（见

特征描述）。这个输出可以被编程为数字锁定检测或模拟

锁定检测（参见功能说明）。

PLL被锁定（设置为高）时，如果上升沿或者PRI_REF或SEC_REF时钟

并在相位频率检测器（PFD ） VCXO_IN时钟是内部锁定检测

窗口的连续时钟周期的预定数目。

PLL的失锁（置为低电平），如果两个PRI_REF或SEC_REF的上升沿）

时钟和VCXO_IN时钟在PFD是外面的锁定检测窗口，或者如果一个的逐

发生滑移。

两者，所述锁定检测窗口和连续的时钟周期数是用户

可自定义（通过SPI ）。

Y0A ： Y0B

Y1A ： Y1B

Y2A ： Y2B

Y3A ： Y3B

Y4A ： Y4B

24, 25,

29, 30,

33, 34,

37,38,

42, 43

该CDCM7005的输出是用户可定义的和可达到的任何组合

5 LVPECL输出或10个LVCMOS输出。输出是通过SPI选择

（字1，位2-6 ）。上电时设置为所有输出LVPECL 。

PLL_LOCK

I / O

绝对最大额定值

在工作自由空气的温度范围内（除非另有说明）

(1)

单位

, A

VCC

, V

CC_CP

OUT

英镑

(1)

(2)

(3)

电源电压范围

输入电压范围

输出电压范围

(2)

-0.5 V至4.6 V

-0.5 V到V

+ 0.5 V

-0.5 V到V

+ 0.5 V

-50毫安

= 20毫安

-65_C到150_C

150°C

(3)

输出电流为LVPECL / LVCMOS输出

（ 0 < V

＆ LT ; V

)

输入电流（V

< 0 ，V

＆ GT ; V

)

存储温度范围

最高结温

强调超越那些在列

绝对最大额定值

可能对器件造成永久性损坏。这些压力额定值

只和功能在这些或任何其他条件超出下所指示的设备的操作

推荐工作

条件

是不是暗示。暴露于长时间处于最大绝对额定情况下会影响器件的可靠性。

所有的电源电压必须在相同的时间提供。

如果输入和输出钳位电流额定值是所观察到的输入和输出负电压额定值可能被超过。

提交文档反馈

产品文件夹链接（S ）： CDCM7005 -SP