56853说明
看门狗定时器
JTAG /增强型片上仿真（一次）的不显眼，实时调试
DMA六（6 ）个独立通道
8位并行主机接口*
时中日（ TOD ）
128 LQFP封装
截至41 GPIO
*每个外设I / O ，可交替使用的I / O ，如果不是需要一个通用
1.1.4
能源信息
制作与3.3V ， TTL兼容的数字输入高密度CMOS
等待和停止模式下可用
1.2 56853说明
该56853是控制器的56800E内核基于家族的一个成员。它结合，在单个芯片上，该
一个数字信号处理器（ DSP）和微控制器的一个功能性的处理能力
灵活的外设集来创建一个极具成本效益的解决方案。因为其成本低，
配置灵活和紧凑的程序代码时， 56853是非常适合于许多应用。该
56853包括许多外设都是针对低端互联网设备的应用程序特别有用
和低端的客户端应用程序，如语音通信;便携式设备;互联网视听点销售终端
系统，诸如噪声抑制; ID标签阅读器;声波/亚音速探测器;安全接入设备;
远程抄表;声音报警。
56800E内核基于哈佛式的建筑，包括在经营的三个执行单位
是平行的，从而允许在每个指令周期的六个之多的操作。微处理器编程风格
模型和优化的指令集允许直接的新一代高效，紧凑的DSP和
控制代码。该指令集也是C语言编译器高效，从而实现快速发展
优化控制应用。
在56853支持从内部或外部存储器执行程序。两个数据操作数可以
从每个指令周期的片上数据RAM存取。在56853还提供了两个外部
专用中断线，以及多达41个通用输入/输出（GPIO ）线，这取决于
外设配置。
的56853控制器包括12K字的程序RAM中，数据RAM的4K字，和1K字
引导ROM。它也支持从外部存储器执行程序。 56800芯可以访问两个数据
操作数从每个指令周期的片上数据RAM 。
该控制器还提供了一整套标准的可编程外设，其中包括一个8位并行
主机接口，增强型同步串行接口（ ESSI ），一个串行外设接口（ SPI ） ，在
选项选择第二SPI或两个串行通信接口（的SCI ）和四定时器。主人
接口方面， ESSI ， SPI ， SCI ， 4个片选和四定时器，可作为通用输入/输出
端口（GPIO ）如果不需要它的主要功能。
56853技术数据，版本6
飞思卡尔半导体公司
5
QQ：2880707522 复制
