54FCT533八路透明锁存器具有三态输出
1998年9月
54FCT533
八路透明锁存与TRI -STATE
输出
概述
该FCT533包括八个锁存器与三态输出
提出了组织公交系统的应用。触发器AP-
梨是透明的,当锁存使能( LE )的数据
HIGH 。当LE为低电平时,数据满足该输入定时再
quirements被锁定。数据出现在总线上时,
输出使能( OE)为LOW 。当OE为高电平时,总线输出
放是在高阻抗状态。
特点
八个锁存器在一个封装
TTL输入,兼容输出电平
CMOS的功耗
三态输出驱动总线或缓冲存储器
地址寄存器
n
32毫安输出吸收能力, 12的源能力
mA
n
在FCT373倒版本
n
标准微电路图纸( SMD ) 5962-8865101
n
n
n
n
逻辑符号
IEEE / IEC
DS100969-1
DS100969-2
针
名字
D
0
–D
7
LE
OE
O
0
–O
7
描述
数据输入
锁存使能输入
输出使能输入
三态锁存器
输出
三州
是美国国家半导体公司的注册商标。
FACT
是仙童半导体公司的商标。
1998美国国家半导体公司
DS100969
www.national.com
连接图
引脚分配
对于DIP和Flatpak
引脚分配
对于LCC
DS100969-4
DS100969-3
功能说明
该FCT533包含八个D型锁存与TRI -STATE
标准输出。当锁存使能( LE )输入
在D高,数据
n
输入端进入锁存器。在这种CON-
条件时的锁存器是透明的,也就是说,锁存器输出将
每一次的D输入的变化而变化的状态。当LE是
低时,锁存器存储是存在于信息
在D输入建立时间高到低转录前
LE习得的。三态输出的标准控制
由输出使能( OE )输入。当OE是低电平,则标
准输出在2态模式。当OE为高电平,则
标准输出处于高阻抗状态,但是这
不干扰输入新的数据进入锁存器。
真值表
输入
LE
X
H
H
L
OE
H
L
L
L
D
n
X
L
H
X
输出
O
n
Z
H
L
O
0
H =高电压等级
L =低电压等级
Z =高阻抗
X =非物质
O
0
=上一页
0
之前HIGH到锁存器的低转换启动
逻辑图
DS100969-5
请注意,该图仅用于逻辑操作的理解提供的,不应该被用来估计的传播延迟。
www.national.com
2