54FCT373八路透明锁存器具有三态输出
1999年10月
54FCT373
八路透明锁存与TRI -STATE
输出
概述
在“ FCT373包括八个锁存器与三态输出
提出了组织公交系统的应用。触发器AP-
梨是透明的，当锁存使能（ LE ）的数据
HIGH 。当LE是低电平时，数据满足建立时间
被锁定。数据出现在总线上，当输出使能
（OE）为LOW 。当OE为高电平的总线输出是在高
阻抗状态。
特点
三态输出的总线接口
TTL输入，兼容输出电平
CMOS的功耗
32 mA输出吸收能力，源能力
12毫安
n
标准微电路图纸（ SMD ） 5962-8764401
n
n
n
n
订购代码
军事
54FCT373DMQB
54FCT373FMQB
54FCT373LMQB
包装数
J20A
W20A
E20A
20引脚Cerpack
20引脚陶瓷无引线芯片载体， C型
包装说明
20引脚陶瓷双列直插式
连接图
引脚分配
对于DIP和Flatpak
引脚分配
对于LCC
DS100957-2
DS100957-1
引脚名称
D
0
–D
7
LE
OE
O
0
–O
7
描述
数据输入
锁存使能输入
（高电平有效）
输出使能输入
（低电平有效）
三态锁存器
输出
三州
是美国国家半导体公司的注册商标。
1999美国国家半导体公司
DS100957
www.national.com
54FCT373
功能说明
在“ FCT373包含八个D型锁存器TRI -STATE
输出缓冲器。当锁存使能（ LE ）输入为高电平，
在D个数据
n
输入端进入锁存器。在这种状态下
锁存器是透明的，也就是说，锁存器输出将改变状态
它的每一个D输入转换时间。当LE为低电平时，锁存器
在D输入一个存储存在的信息
LE的高到低转换前的设置时间。该
三态缓冲器由所述输出控制使能（ OE）的
输入。当OE是低电平时，缓冲区中的双态模式。
当OE为高电平的缓冲器是处于高阻抗
模式，但这并不与输入新的数据到干扰
所述锁存器。
LE
H
H
L
X
输入
OE
L
L
L
H
D
n
H
L
X
X
产量
O
n
H
L
O
n
（无变化）
Z
H =高电压等级
L =低电压等级
X =非物质
Z =高阻抗状态
逻辑图
DS100957-3
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟。
www.national.com
2
54FCT373
AC电气特性
符号
参数
54FCT
T
A
= -55 ° C至+ 125°C
V
CC
= 4.5V至5.5V
C
L
= 50 pF的
民
t
PLH
t
PHL
t
PLH
t
PHL
t
PZH
t
PZL
t
PHZ
t
PLZ
输出禁止时间
传播延迟
D
n
与O
n
传播延迟
LE与O
n
输出使能时间
1.5
1.5
2.0
2.0
1.5
1.5
1.5
1.5
最大
8.5
8.5
15.0
15.0
13.5
13.5
12.5
12.5
ns
ns
ns
ns
单位
图。
号
图4
图4
图6
图6
AC操作要求
符号
参数
54FCT
T
A
= -55 ° C至+ 125°C
V
CC
= 4.5V至5.5V
C
L
= 50 pF的
民
t
s
(H)
t
s
(L)
t
h
(H)
t
h
(L)
t
w
(H)
建立时间，高
或D越低
n
以LE
保持时间，高
或D越低
n
以LE
脉冲宽度，
乐高
2.0
2.0
3.0
3.0
6.0
ns
ns
最大
ns
单位
图。
号
图7
图7
图5
电容
符号
C
IN
C
OUT
（注3）
参数
输入电容
输出电容
最大
10
12
单位
pF
pF
条件
(T
A
= 25C)
V
CC
= 0V
V
CC
= 5.0V
注3 ：
C
OUT
测量频率f = 1MHz时，每MIL -STD- 883B ，方法3012 。
www.national.com
4
QQ：2881677436 复制
