54F 74F651
54F 74F652收发器寄存器
1994年12月
54F 74F651
54F 74F652
收发器寄存器
概述
这些设备包括总线收发器电路与
布置为多的D型触发器和控制电路
直接从输入总线路开关连接发送数据或
从内部寄存器上的A或B总线的数据将
移入寄存器为合适的时钟引脚变为
以高逻辑电平输出使能引脚( OEAB OEBA )是
设置来控制所述收发器功能
特点
Y
Y
Y
Y
对于A和B总线独立的寄存器
多路实时和存储的数据
非反相的选择和倒相的数据路径
“ F651反相
“ F652非反相
保证最低4000V的ESD保护
广告
74F651SPC
军事
包
数
N24C
包装说明
24引脚( 0 300广角)模压双列直插式
24引脚( 0 300宽)陶瓷双列直插式
24引脚( 0 300广角)模压小外形JEDEC
24引脚Cerpack
24引脚陶瓷无引线芯片载体C型
24引脚( 0 300广角)模压双列直插式
24引脚( 0 300宽)陶瓷双列直插式
24引脚( 0 300广角)模压小外形JEDEC
24引脚Cerpack
24引脚陶瓷无引线芯片载体C型
54F651SDM (注2)
74F651SC (注1 )
54F651FM (注2)
54F651LM (注2)
74F652SPC
54F652SDM (注2)
74F652SC (注1 )
54F652FM (注2)
54F652LM (注2)
注1
也可在13盘使用后缀设备
e
SCX
J24F
M24B
W24C
E28A
N24C
J24F
M24B
W24C
E28A
注2
军用级设备与环境和老化处理中使用的后缀
e
DMQB FMQB和LMQB
连接图
引脚分配
DIP SOIC和Flatpak
引脚分配
对于LCC
TL F 9581 - 3
TL F 9581 - 4
TRI- STATE是美国国家半导体公司的注册商标。
C
1995年全国半导体公司
TL F 9581
RRD - B30M75印制在U S A
逻辑图
’F652
TL F 9581 - 5
请注意,该图仅用于逻辑操作的理解提供的,不应该被用来估计的传播延迟
’F651
TL F 9581 - 12
请注意,该图仅用于逻辑操作的理解提供的,不应该被用来估计的传播延迟
3
功能说明
在收发器模式中的数据存在于所述高阻抗
ANCE端口可以被存储在A或B寄存器或两者
选择( SAB SBA )控件可以复用和存储
REAL -TIME
在实施例中
图1
展示的四个基本
可以与执行总线管理功能
八路总线收发器和接收器
A或B的数据总线上的数据或两者都可以被存储在
内部D触发器由低到高转变时了合
注意实时
传输总线B到总线A
注意B实时
传输总线A到B总线
priate时钟输入( CPAB CPBA )无论选择
或输出使能输入时, SAB和SBA是真正的
时间传输模式,也可以存储数据,而不
使用内部的D触发器,通过同时使
OEAB和OEBA在此配置中的每个输出reinforc-
上课的输入。因此,当所有的其它数据源的两个
套总线处于高阻抗状态,每一组
公交线路将保持在其最后的状态
注意: C存储
说明D转换存储
数据为A或B
TL F 9581 - 8
TL F 9581-6
OEAB
L
OEBA
L
CPAB
X
CPBA
X
SAB
X
SBA
L
OEAB
H
OEBA
H
CPAB
X
TL F 9581- 7
CPBA
X
SAB
L
SBA
X
OEAB
X
L
L
OEBA
H
X
H
CPAB
L
X
L
CPBA
X
L
L
SAB
X
X
X
SBA
X
X
X
OEAB
H
OEBA
L
CPAB
H或L
TL F 9581 - 9
CPBA
H或L
SAB
H
SBA
X
图1
输入
OEAB
L
L
X
H
L
L
L
L
H
H
H
OEBA
H
H
H
H
X
L
L
L
H
H
L
CPAB
H或L
L
L
L
H或L
L
X
X
X
H或L
H或L
CPBA
H或L
L
H或L
L
L
L
X
H或L
X
X
H或L
SAB
X
X
X
X
X
X
X
X
L
H
H
SBA
X
X
X
X
X
X
L
H
X
X
H
产量
产量
输入
产量
输入
输入
未指定
产量
产量
未指定
产量
输入
输入
输入
输入输出(注1 )
A
0
一通
7
输入
B
0
直通B
7
输入
隔离
商店A和B的数据
存储一个按住B
在这两个寄存器保存一个
按住A店B
在这两个寄存器存储B
实时B数据到总线
商店B数据到总线
实时的数据到B总线
存储在数据到B总线
存储在数据到B总线和
存储B数据到总线
经营模式
H
e
高电压电平
L
e
低电压电平
X
e
非物质
L
e
从低到高时钟跳变
注1
该数据输出功能可被使能或通过在OEAB或OEBA输入数据输入功能的各种信号被停用总是在启用即数据
总线引脚将被存储在每一个低电平到高电平转换的时钟输入端
4